LMC555 und TLC555 (CMOS) im Vergleich mit NE555 (BJT)

 


Einleitung

Dieser Elektronik-Minikurs ergänzt die bereits bestehenden zum Thema der 555-Timer-ICs. Immer wieder werden in diesen Minikursen vereinzelt die Vorteile der modernen CMOS- zur alten BJT-Version fokussiert. Dieser Elektronik-Minikurs fasst diese Vorteile zusammen, geht tiefer auf einzelne wichtige Aspekte ein und rundet dieses Thema ab.

Transistoren mit NPN- oder PNP-Strukturen werden oft als bipolar, aber ebenso oft mit der Abkürzung BJT, bezeichnet. Beides ist dasselbe: BJT bedeutet "Bipolar-Junction-Transistor". Im folgenden Text kommt in der Regel die Bezeichnung BJT zur Anwendung.

Im Kapitel "Rechteckgenerator, einfacher und trotzdem besser!" sieht man in Bild 5 die Prinzipschaltbilder zum LMC555 und TLC555 (CMOS) und NE555 und TL555 (BJT). Da ist es wichtig, dass man den ersten Abschnitt nach Bild 5 genau liest, weil sonst Missverständnisse entstehen können. Wenn beide CMOS-Versionen angesprochen werden, liest man auch LMC/TLC555. Beide Produkte sind in sehr vielen Daten identisch, also kompatibel. Betreffs der BJT-Versionen NE555, TL555 und andere, liest man einfachheitshalber nur vom NE555.

Datenblätter: Für die CMOS-Version beschreibe ich hier den LMC555, ursprünglich von National-Semiconductor-Corporation (NSC) und aktuell von Texas-Instruments (TI). Der TLC555, schon immer von Texas-Instruments (TI). Wenn von der alten BJT-Version die Rede ist, wird der Standarttyp NE555 genannt. Der LM555 ist elektrisch und pin-kompatibel zum NE555.



Das ELKO-Forum und der 555er

Im Elektronik-Forum des ELektronik-KOmpendium (das ELKO) ist das Thema des 555-Timerbausteins beinahe eine unendliche Geschichte. Es gibt vielleicht kein anderes spezielles IC das derart häufig und intensiv diskutiert wird. Dieser Elektronik-Minikurs soll wichtige Eigenschaften klären, sowie Fragen beantworten und damit versuchen zukünftig den 555er-Trafic im ELKO-Forum etwas zu reduzieren, nämlich dort wo Unklarheit besteht in der Wahl zwischen der älteren BJT-Version (NE555) oder der moderneren Version in CMOS-Technologie (LMC/TLC555).



Historisches zum 555er

Es begann alles mit dem NE555, dem ersten 555-Timer-IC im achtpoligen Dual-In-Line-Gehäuse anfangs der 1970er-Jahre, als der Schweizer Hans R. Camenzind von der Firma Signetics mit dem Design beauftragt wurde. Es lohnt sich dafür im Wikipedia die Erfolgsgeschichte des NE555 nachzulesen. Ab 1973 war der "555" jedes Jahr das meist verkaufte IC der Welt. 2003, mehr als 30 Jahre später, betrug die Jahresproduktion etwa eine Milliarde Stück. Eine wahre Erfolgsgeschichte!

Die 1980er-Jahre gingen als "das Jahrzehnt des CMOS", ein Slogan von Motorola, in die Geschichte der modernen Elektronik ein. Die Bezeichnung Morgendämmerung der CMOS-Technologie finde ich allerdings passender, weil mit den 1980er-Jahren begann die stürmische Entwicklung der CMOS-Technolgie, die bis heute, mit immer höheren Integrationsdichten und immer kleineren Strukturen, ungebrochen anhält. Für die CMOS-Version des 555-Timer-IC bedeutet dies, mit all den vielen Vorteilen von der CMOS- gegenüber der BJT-Technologie, einen enormen Innovationsschub. Diese Vorteile der CMOS-Version sollen uns in diesem 555er-Elektronik-Minikurs ständig begleiten und auf diese Weise einen roten Faden für uns sein.



Vorteil: Weniger Leistung, besser für Batteriebetrieb

Es ist hinreichend bekannt, dass digitale integrierte Schaltungen in BJT-Technologie (z.B. TTL), auch dann signifikant Leistung konsumieren, wenn gar kein Schaltvorgang vorliegt, d.h. keine Taktfrequenz wirkt. Der logische Zustand ist also entweder auf dem HIGH- oder LOW-Pegel. Ganz im Gegensatz zu digitalen integrierten Schaltungen in CMOS-Technologie. Diese CMOS-ICs konsumieren nur dann Strom und Leistung, wenn auch etwas geleistet wird. Geleistet im übertragenen Sinn in Form der Taktfrequenz. Die elektrisch konsumierte Leistung ist direkt proportional zur Taktfrequenz. Diese Leistung entsteht durch die endliche Flankensteilheit beim Durchschalten einer CMOS-Schaltstufe (Wiki: Siehe Schaltbild ganz rechts im Kapitel "Technik"). Genau so verhält es sich im Vergleich des LMC/TLC555 (CMOS) zum NE555 (BJT).

Bild 1 illustriert dies mit dem Beispiel einer Betriebsspannung von +12 VDC. Da es stets selbe Betriebsspannung +Ub ist, genügen Vergleiche mit dem Betriebsstrom anstelle der Leistung. Während bei den BJT-ICs der Betriebsstrom (Supply-Current) mit Icc bezeichnet wird, kommt bei CMOS-ICs IDD zum Einsatz. Um es einfacher zu machen, ist der Betriebsstrom stets mit I bezeichnet oder mit einem Stromrichtungspfeil mit Angabe des Stromes markiert. Die Betriebsspannung ist mit +Ub für positive, -Ub für negative und ±Ub für symmetrische Spannungswerte angegeben.

LMC555 und TLC555: In den folgenden Schamata liest man oft nur LMC555. Das deutet darauf hin, dass ich mit dem LMC555 experimentiert oder Schaltungen realisiert habe. Trotzdem kann man ebenso den TLC555 einsetzen.

Bild 1 zeigt den LMC555 und den NE555 in der Funktion als Schmitt-Trigger. Wie das funktioniert, liest man im so eben genannten Elektronik-Minikurs. Der Ruhe- oder Aktivzustand eines LMC555 oder NE555 kann man in der Funktion als Generator zeigen, der an Pin 4 aus- oder eingeschaltet wird oder in der Funktion als Schmitt-Trigger, bei dem ein ruhender logischer Pegel (DC-Spannung) an Ue liegt, der einen invertierten ebenfalls ruhenden logischen Pegel (DC-Spannung) an Ua erzeugt. Aktiv gilt, wenn eine Wechselspannung (AC-Spannung) an Ue am Ausgang Ua eine rechteckförmige Ausgangspannung erzeugt, die zu Ua ebenfalls invertiert ist. Die Form der AC-Spannung an Ue ist egal, wichtig ist, dass die Spitzenwerte den oberen und unteren Triggerpegel über- bzw. unterschreiten. Symbolisch wird in Teilbild 1.2 jeweils bei Ue ein Dreiecksignal angedeutet.

Die beiden Teilbilder 1.1a und 1.1b zeigen den LMC555 und den NE555 mit je einem logischen HIGH oder LOW an Ue und invertiert dazu LOW oder HIGH an Ua. Ein ganz wichtiger Vorteil erkennt man sogleich. Der Ruhestrom beträgt beim LMC555 mit 0.15 mA nur 1.9 % vom Ruhestrom des NE555 mit etwa 8 mA. Das zeigt, dass der LMC555 klarer Sieger ist, wenn Batteriebetrieb zur Anwendung kommt, wenn DC oder niedrige Frequenzen in Aktion sind. Der kritische Leser fragt sich allerdings, warum der Ruhestrom beim LMC555 nicht praktisch Null ist. So ist es schliesslich bei allen CMOS-Familien-ICs. Nur, das stimmt nicht ganz. Bei einem Monoflop, z.B. CD4538B (Dual Monoflop), beträgt die Ruhestrom zwischen maximal 0.3 und 2 mA bei einer Betriebsspannung von 10 VDC. Der Grund liegt daran, dass ein Teil der Schaltung (u.a. Referenz-Teil) im analogen Bereich arbeiten muss. Beim LMC555 betrifft dies sicher die drei internen Widerstände zwischen +Ub und GND, welche die Triggerspannungen definieren und die beiden Komparatoren werden wohl kaum ganz ohne Ruhe-Betriebsstrom auskommen.

Die beiden Teilbilder 1.2a und 1.2b zeigen die selben Schaltungen noch einmal, jedoch eingangsseitig an Ue mit einer AC-Spannung die am Ausgang Ua eine Rechteckspannung, auf Grund der Schmitt-Trigger-Funktion, erzeugt. Wir wollen wissen, wie sich das auf den Stromkonsum auswirkt. Der langen Rede kurzer Sinn, auch hier ist die CMOS-Version klar überlegen. Bei der Maximalfrequenz von 6 MHz verbraucht der LMC555 7 mA und bei 1 MHz sind es nur noch 1.5 mA. Diese Frequenz ist fast doppelt so hoch wie die Maximalfrequenz des NE555, wobei der Strom nur 2.5 %, 1.5 mA anstatt 60 mA, ausmacht. Der LMC555 braucht bei 6 MHz etwa 1 mA weniger als der NE555 im Ruhezustand. Man beachte die punktierte Linie. Vergleicht man den Stromverbrauch bei den Maximalfrequenzen von LMC555 (6 MHz) und NE555 (600 kHz), begnügt sich der LMC555 mit 12% in Relation zum NE555 (Teilbild 1.2b). Während beim LMC555 der Strom beinahe proportional zur Frequenz zunimmt, ist beim NE555 die Stromzunahme vom unteren bis in den mittleren 10-kHz-Frequenzbereich nur minimal, weil da der relativ hohe Ruhestrom von 8 mA dominiert.

Gemäss Datenblatt des LMC555 beträgt die Maximalfrequenz 3 MHz. Bezogen ist dies auf eine Betriebsspannung von +5 VDC. Bei +12 VDC ist leicht das doppelte erreichbar. Betreffs dieser 6 MHz beim LMC555 und 600 kHz beim NE555, bei +12 VDC, zeigen sich die Grenzen der Frequenzen optisch durch das Mass der Verzerrung des Rechtecksignales. Ich empfehle, dies selbst mit einem Oszilloskopen zu erfahren. Damit man den Ausgang des IC kapazitiv nicht unnötig belastet, muss man eine niederkapazitive Mess-Sonde benutzen. Diese haben in der Regel in der Sonde einen Spannungsteiler von 1:10.

Teilbilder 1.3a und 1.3b führen uns noch einmal zurück zu den Unterschieden zwischen dem Ruhestrom des LMC555 (CMOS) und des NE555 (BJT). Was ist die Ursache davon? Eine Ursache kann man leicht erkennen, wenn man das Innenleben (Schaltung) des LMC555 mit dem des NE555 vergleicht. Bei CMOS-Schaltungen werden für Endstufen symmetrisch beschaltete N- und P-Kanal-MOSFETs eingesetzt. Solche Stufen brauchen, wenn am Anschluss ausserhalb nicht belastet, im Ruhezustand keinen Strom, weil nur der eine MOSFET leitend und der andere gesperrt ist, wie dies Teilbild 1.3a zeigt. Es ist die Wiedergabe der Ausgangsstufe des LMC555. Mit HIGH und LOW für Pegel und ON und OFF für den Zustand der MOSFETs ist dies an einem Beispiel illustriert. Beim Anschluss DISCHARGE steht OPEN, weil es ein Open-Drain-Ausgang ist. Ein HIGH-Pegel kann es nur geben, wenn zwischen +Ub und DISCHARGE eine Last, z.B. ein Pullup-Widerstand, angeschlossen ist. Darum die Angabe HIGH in Klammern.

Ganz anders arbeitet die Ausgangsstufe des NE555. Betrachten wir Teilbild 1.3b, so fällt auf, dass die Ausgangsstufe nur mit NPN-Transistoren realisiert ist. Dies hat zur Folge, dass der Betriebsstrom etwas höher ist, wenn Ua auf LOW-Pegel liegt. Dies kommt davon, dass durch R12 ein zusätzlicher Strom fliesst. Q20 und Q24 sind leitend. Der Strom fliesst von +Ub über R12, Q20, R14 und Q24 nach GND. Bei +12 VDC an +Ub bedeutet dies, dass der Strom zusätzlich etwa 1.6 mA beträgt. Dieser Strom fliesst nicht, wenn Ua auf HIGH liegt. Der restliche Ruhestrom verbraucht die verbleibende Schaltung des NE555. Abgesehen vom Vergleich zwischen den Endstufen enthalten LMC555 und NE555 diverse Stromquellen und Stromspiegel. Die Summe dieser Ströme sind beim LMC555 wesentlich niedriger, obwohl dessen Schaltung eine höhere Maximalfrequenz ermöglicht als die des NE555.

LMC555 mit 1.5V-Batterie?
Aber nicht nur betreffs des Betriebsstromes ist der LMC555 dem NE555 überlegen. Der LMC555 ist auch überlegen beim Vergleich mit der minimalen Betriebsspannung. Während der NE555 eine minimale Betriebsspannung von 4.5 VDC zulässt, ist der LMC555 mit 1.5 VDC zufrieden. Das bedeutet, dass der LMC555 mit einer 1.5V-Batterie einsatzfähig wäre. Ob dem wirklich so ist, geht aus dem Datenblatt des LMC555 nicht hervor, denn man liest nichts darüber bei welcher unteren Betriebsspannung der LMC555 seinen Dienst versagt. Diese Information würde erklären, wie stark eine 1.5V-Batterie entladen werden darf, ohne den Betrieb des LMC555 zu gefährden. Für den sicheren Betrieb ist es besser man unterlässt diesbezügliche Spekulationen. Experimente taugen bestenfalls für eine Einzelanwendung.

Zur Speisung des LMC555 und NE555: Es fällt auf, dass der LMC555 nur einen nichtelektrolytischen Kondensator als Blockkondensator Ck aufweist, während der NE555 noch extra einen Elektrolytkondensator CkX (X für extra) hat. Ck ist vorzugsweise ein Keramik-Multilayer-Kondensator. Abgekürzt Kerko, wie man oft zu sagen pflegt und ab hier ebenfalls so bezeichnet wird.



Zu grosse Stromimpulse auf der Speiseleitung

Warum gibt es Stromimpulse auf Speiseleitungen? Sie entstehen durch das Umschalten des Ausgangspegels an Ua. Wenn der Pegel umschaltet, leiten im mittleren Spannungsbereich an Ua kurzzeitig beide Transistoren. In Teilbild 1.3a (LMC555) sind dies T3 (P-Kanal-MOSFET) und T4 (N-Kanal-MOSFET) und in Teilbild 1.3b Q22 und Q24 (beides NPN-Transistoren). Diese impulsartigen kurzzeitigen Ströme sind mit Bild 2 thematisiert.

Es ist nicht nur so, dass der LMC555 viel weniger Strom konsumiert als der NE555, auch die Stromimpulse auf der Leitung der Betriebsspannung +Ub haben eine wesentlich kleinere Amplitude und dies erst noch bei kürzerer Impulszeit. Dies hat zur Folge, dass beim LMC555 Blockkondensatoren Ck mit kleinen Werten von etwa 100 nF (Kerko) genügen. Der NE555 gibt sich damit nicht zufrieden und quittiert eine derart niedrige Kapazität mit querulantem Störverhalten. Teilbild 2.1 wiederholt grundsätzlich die Schaltung von Teilbild 1.2, jedoch mit dem Unterschied, dass in der Speiseleitung +Ub ein niederohmiger Widerstand Rsh (sh = Shunt) eingebaut ist, um an ihm die Spannungsimpulse zu messen, damit man diese in Stromimpulse umrechnen kann.

Für Rsh von Teilbild 2.1a (LMC555) empfehlt sich ein Widerstandswert 10 Ohm (niedriger Stromimpuls) und für Teilbild 2.1b (NE555) genügt 1 Ohm (höherer Stromimpuls). Im Prinzip müsste man den GND des Oszilloskops mit +Ub und den Signalleiter mit dem Knotenpunkt Rsh/Pin8 verbinden, weil man die Spannung über Rsh messen will. Man will jedoch die Spannungsimpulse über Rsh mit der Rechteckspannung an Ua synchronisieren und beide anzeigen. Ua ist aber mit dem GND der 555-Schaltung referenziert. Beides zu realisieren ist logischerweise unmöglich. Trotzdem ist die Lösung einfach, weil uns nur die dynamischen Vorgänge interessieren, - die Spannungs-, bzw. Stromimpulse. Deshalb können wir mit Ua auch Ush auf GND beziehen, wenn wir dafür sorgen, dass die Impedanz zwischen +Ub und GND so niederohmig wie nötig ist. Dafür sorgen Ck beim LMC555 und Ck mit CkX beim NE555. Ck sollte immer ein Kerko sein. Er hat eine sehr niedrige parasitäre Eigeninduktivität. Deshalb eignet er sich zur Erzeugung von besonders niedriger Impedanzen, geeignet für hohe Frequenzanteile und steile Spannungs- und Stromflanken. Das trifft hier vor allem auf LMC555 zu. Beim NE555 braucht es parallel dazu noch einen Elko mit etwa 10µF (es dürfen auch mehr sein!), weil dieser langsamer arbeitet. Auf diese Weise ist die Schaltung mit einer wesentlich höhere Frequenzbandbreite mit niedriger Impedanz ausgestattet. Genau die selben Argumente für Ck und CkX gelten für Bild 1, nur mit dem Unterschied, dass dort kein Shuntwiderstand Rsh zum Messen im Einsatz ist.

Die folgenden Messungen mit LMC555 wurden an nur je 10 Exemplaren durchgeführt. Im Prinzip ist das nicht repräsentativ, praktisch gesehen aber trotzdem, weil hier nur grosse Unterschiede interessieren. Die Wertestreuungen innnerhalb des selben IC-Typs sind signifikant niedriger.

Messschaltungen: Teilbilder 2.1a und 2.1b zeigen zwei fast identische Schaltungen mit dem geringfügigen Unterschied in den Widerstandswerten von Rsh. Begründung siehe weiter oben. Kanal A des Oszilloskops ist mit Ua verbunden. Die Triggerung erfolgt auf Ua, also mit Kanal A. Kanal B dient der Messung von Ush. Es empfiehlt für beide Kanäle je eine abgeschirmte Leitung zu verwenden, die beim Oszilloskopen mit den GNDs durch die BNC-Buchsen und bei der Messschaltung mit GND verbunden ist. Zeichnerisch lässt sich das hier nicht so gut darstellen.

Diagramme: Die Diagramme sprechen für sich selbst. Die Unterschiede betreffs Stromimpulse und Impulsdauer zeigen sich deutlich: 50 mA und 20 ns beim LMC555 zu 700 mA und 200 ns beim NE555. Interessant dabei ist, dass der LMC555 bei der steigenden Flanke an Ua einen doppelt so grossen Stromimpuls erzeugt als bei der fallenden Flanke. Diese Asymmetrie wird darauf zurück zu führen sein, dass der N-Kanal- und der P-Kanal-MOSFET der Endstufe etwas unterschiedlich sind. Während der P-Kanal-MOSET nur einem maximalen Strom von 10 mA abgeben (Source-Current) darf, ist es dem N-Kanal-MOSFET erlaubt 50 mA aufzunehmen (Sink-Current). Noch viel extremer zeigt sich der NE555. Während die steigende Flanke an Ua einen massiven Stromimpuls erzeugt, passiert bei der fallenden Flanke gar nichts. Das muss einem allerdings auch nicht wundern, weil asymmetrischer kann eine Endstufe kaum noch realisiert werden, wie dies Teilbild 1.3b im Verhältnis zu Teilbild 1.3a illustriert.



Ausgangsspannungen und Ausgangsströme

Eine CMOS-Endstufe hat so genannte Rail-to-Rail-Eigenschaft (-->Operationsverstärker I). Also hat die Endstufe des LMC/TLC555 exakt diese Eigenschaft. Die Wirkung zeigt sich, wie auch beim Operationsverstärker, nur dann, wenn der CMOS-Ausgang Ua un- oder nur sehr schwach belastet ist. Bild 3 zeigt die Situation der Ausgangsspannung bei unterschiedlichen Lastströmen. Die Werte sind jeweils in einer Tabelle zusammengefasst. Bild 4 zeigt weiter unten das selbe, jedoch mit der BJT-Endstufe des NE555, die auch ohne äussere Last, keine Rail-to-Rail-Eigenschaft aufweist. Wir kommen zunächst zu Bild 3. Die Messungen erfolgten mit dem LMC555. Betreffs +Ub hat der TLC555, je nach Anwendung, einen wichtigen Vorteil:

Bild 3 zeigt links die Messschaltung mit dem LMC555, in der Mitte eine Strom/Spannungs-Tabelle und weiter rechts die CMOS-Endstufe des LMC555. Diese ist stark vereinfacht, so dass sie gerade für die Erklärung, die hier nötig ist, ausreicht. Die Messschaltung beinhaltet eine Spannungsmessung U. Diese soll hochohmig (elektronisches Multimeter) erfolgen, damit dieses Instrument Ua nicht zusätzlich belastet und das Messergebnis verfälscht. Zur Spannungsmessung folgt, vorzugsweise ebenfalls mit einem Multimeter, die Strommessung für ISOURCE in Teilbild 3.1 und ISINK in Teilbild 3.2 und je ein variabler Widerstand um die Stromwerte einzustellen. Gezeichnet ist ein Potmeter P, man kann aber ebenso gut eine Widerstandsdekade verwenden. Diese sind in der Regel mit 1 Watt belastbar, das für dieses Experiment längst ausreicht. Teilbild 3.1 zeigt die Stromquellenmessung. Ua liegt auf HIGH-Pegel und das heisst, MOSFET T3 ist ein- und MOSFET T4 ausgeschaltet. Ausgang Ua liefert den Strom ISOURCE durch das Strommessgerät I und Potmeter P in Richtung GND. Teilbild 3.2 ist gleich angeordnet. Es besteht nur der Unterschied, dass Ua den Strom nicht liefert, sondern empfängt, und dies von +Ub über Potmeter P und das Strommessgerät I. Es ist also eine Stromsenke ISINK. In der Funktion der Stromsenke ist der MOSFET T4 ein- und der MOSFET T3 ausgeschaltet.

Die MOSFETs verhalten sich wie Widerstände, jedoch nur unterhalb eines gewissen Stromes quasi linear. Es geht hier aber um etwas anderes. Man muss verstehen, dass die Widerstandseigenschaft auch dann gilt, wenn an Ua auch eine noch so kleine Spannung von aussen angelegt wird. Die Drain-Source-Strecke des leitenden MOSFET regiert mit einem noch so kleinen Strom auf diese noch so kleine Spannung. Und genau deshalb ist der HIGH- oder LOW-Pegel auch ohne äussere Last klar definiert. Bei einer BJT-Endstufe, wie beim NE555 (siehe weiter unten Bild 4 rechts) ist das nicht so. Für den LOW-Pegel gilt: Unterhalb einer gewissen Kollektor-Emitter-Spannung, die zwar sehr klein sein kann, sperrt der Transistor durch seine BJT-Eigenschaft.

Tabelle in Teilbild 3.1: Betrachten wir die Situation wenn Ua = HIGH. Ohne Strom oder wenn dieser nur wenige zehn µA beträgt, liegt die Spannung an Ua bei +Ub, +12 VDC. Bei 1 mA ist die Spannung um 0.1 VDC niedriger, bei 10 mA beträgt der Spannungsabfall rund 1 VDC. Die Werte sind jeweils auf eine Kommastelle auf- oder abgerundet. Das !-Zeichen macht darauf aufmerksam, dass mit 10 mA gemäss Datenblatt der maximal zulässige Strom erreicht ist. Es kommt jetzt sehr genau darauf an, ob man diesen relativ niedrigen Maximalstrom einhalten will. Man bedenke, die Verlustleistung beträgt dabei nur etwa 10 mW [(12V-11.1V)*10mA]. Das ist kaum der Rede wert. Selbst bei 20 mA beträgt die Verlustleistung erst 40 mW, bei einer Spannungseinbusse von 2 VDC. Fragt sich, was darf man diesem LMC555 im DIL-Gehäuse an Verlustleistung zumuten? So liest man unter "Absolut Maximum Rating" 1126 mW, also fast 30 mal mehr. Also ist es aus praktischer Überlegung möglich ein Relais mit einem Spulenstrom von 20 mA zu betreiben. Allerdings für ein 12V-Relais müsste +Ub dann auf +14 VDC oder +15 VDC angehoben werden. Einem modernen 12V-DIL-Leistungsrelais (Kontakt: 250VAC/6A) genügt ein Spulenstrom von eher etwas weniger als 20 mA. Allerdings empfiehlt es sich bei +15 VDC anstelle eines LMC555 den TLC555, wegen der höheren maximalen Betriebsspannung von +18 VDC statt +15 VDC (LMC555), einzusetzen.

Relais direkt am TLC555: Das heisst, man benötigt keinen zusätzlichen Transistor. Man muss nicht auf den alten NE555 ausweichen und man hat den grossen Vorteil, dass der Stromverbrauch bei ausgeschaltetem Relais sehr niedrig und der TLC555 (auch der LMC555) sehr stromsparend ist. Das Prinzip dieser Relaisansteuerung ist in der Skizze von Teilbild 3.1a rechts aussen angedeutet. Natürlich muss man beifügen, dass diese Stromüberhöhung, ohne Bedenken, je nach Anwendung, trotzdem nicht zulässig ist, wenn man streng nach industriellen Vorgaben arbeiten muss. Dann gelten streng die Werte des IC-Hersteller-Datenblattes. :-(

Tabelle in Teilbild 3.2: Sie zeigt die Spannungssituation an Ua, wenn der Strom ISINK von +Ub über P und Strommessgerät I nach Ua fliesst. MOSFET T4 ist eingeschaltet. 50 mA ist der Maximalwert und dies ist mit dem !-Zeichen markiert. Vergleicht man die Maximalstromwerte zwischen der oberen und unteren Tabelle, fällt auf, dass die Drain-Source-Spannungen beider MOSFETs etwa gleich gross sind. Da dies bei T4 bei 50 mA (Teilbild 3.2) und bei T3 (Teilbild 3.1) bei 15 mA auftritt, erkennt man, dass T4 der "stärkere" MOSFET ist. Dazu liest man im Datenblatt des TLC555: While the CMOS output is capable of sinking over 100 mA and sourcing over 10 mA, the TLC555 exhibits greatly reduced supply-current spikes during output transitions. This minimizes the need for the large decoupling capacitors required by the NE555. Es ist klar, dass auch 100 mA als Funktion der Stromsenke zulässig sind. Die Frage wäre also durchaus berechtigt, warum denn ISOURCE nicht auch von 10 mA auf 20 mA verdoppelt werden darf. Ich würde es tun... ;-)
Teilbild 3.2a zeigt die direkte Relaisansteuerung, wenn der TLC555-Ausgang (Pin 3) auf LOW geschaltet ist.

Bild 4 mit NE555: Zu den Unterschieden zu Bild 3. Der NE555 ist mit bipolaren Transistoren aufgebaut, der LMC555 mit MOSFETs. Daraus ergeben sich signifikante Unterschiede zu den HIGH- und LOW-Pegelspannungen an Ua wie die Strom/Spannungs-Tabellen zeigen. Während beim LMC555 die unbelastete Ausgangsspannung des HIGH-Pegels der Betriebsspannung +Ub entspricht, ist dies beim NE555 nicht möglich, weil bei der Endstufe die beiden NPN-Transistoren Q21 und Q22 eine Darlingtonstufe bewirken. Q21 und Q22 sind rechts in Bild 4 vereinfacht als einen Transistor mit zwei verbundenen Kollektoren dargestellt. In Teilbild 1.3b kann man die ganze Schaltung der BJT-Endstufe sehen.

Teilbild 4.1: Selbst wenn kein Strom aus Ua fliesst, müsste die Ausgangsspannung etwa zwei Diodenflussspannungen (zwei mal Basis-Emitter in Serie) niedriger als +Ub sein, also etwa 10.6 bis 10.8 VDC. Dass diese Spannung jedoch 11.4 VDC beträgt und so nur einer Diodenflussspannung entspricht, hat damit zu tun, dass R13 (Teilbild 1.3b) die Basis-Emitter-Strecke von Q22 überbrückt. Das gilt aber nur für einen sehr niedrigen Strom. Bereits bei 1 mA beträgt Ua 10.7 VDC. Das ist 1.3 VDC unter +Ub und das zeigt, dass der Darlington mit Q21 und Q22 voll in Funktion ist. Das bleibt auch so bis zu einem Strom von 20 mA. Die Spannung über der Darlingtonstufe Q21 und Q22 bleibt zwischen 1.3 VDC und 1.6 VDC. Danach macht diese Darlingtonstufe jedoch nicht mehr so recht mit. Die Spannung an Ua fällt zusehends. Beim maximal zulässigen Strom von 200 mA gemäss Datenblatt "... and the output structure can source or sink up to 200mA" ist Ua auf 8.3 VDC reduziert. Über dem Darlington liegt eine Spannung von 3.7 VDC. Diese Schaltung ist damit grundsätzlich überfordert. Aber verboten ist das natürlich nicht, wenn dadurch die maximal zulässige Verlustleitung innerhalb der zulässigen Betriebsspannung nicht überschritten wird. Trotzdem, so ganz sauber ist diese Sache nicht. Ich erwähne dies ganz speziell deshalb, weil immer wieder behauptet wird, dass der ganz grosse Vorteil des NE555, ob als Stromquelle oder als Stromsenke, darin besteht, dass der Ausgang Ua (Pin 3) symmetrisch mit 200 mA belastet werden kann. Dass dem nicht ganz so ist, schwächt den diskriminierenden Vergleich zur CMOS-Version LMC555 erheblich. Der LMC555 punktet auch hier!

Teilbild 4.2: Wir sehen hier, dass der selbe Strom von 200 mA die Endstufe wesentlich weniger belastet. Das kommt davon, dass Q24 als Emitterschaltung arbeitet und gut durchgesteuert wird, so dass eine niedrige Kollektor-Emitter-Spannung entsteht. Bei einem Kollektorstrom ISINK von 20 mA beträgt diese nur 0.1 VDC. Bei den erlaubten maximalen 200 mA beträgt diese Kollektor-Emitter-Spannung (Spannung an Ua) jedoch 1.3 VDC. Das ist trotzdem wesentlich weniger als der Spannungsabfall über Q21 und Q22 mit 3.7 VDC. Im Prinzip wäre es also leistungsmässig verantwortbar, wenn man den maximalen Strom für ISINK auch höher ansetzt als diese 200 mA. Leistungsmässig ja, aber man weiss nichts darüber, ob die Bondierung zwischen Chip und Anschlusspin (Pin 3) einen Strom von wesentlich mehr als 200 mA aushält. Trotzdem, asymmetrisch ist die Endstufe genauso wie bei der CMOS-Version mit dem LMC555. Es bleibt aber der einzige Vorteil des bipolaren NE555, dass er einen grösseren Strom treiben kann, falls man auf einen zusätzlichen kleinen Transistor als Treiberstufe unbedingt verzichten will, weil es bei einer Serieproduktion auf jeden Cent ankommt. Nur, das ist nicht unbedingt zuende gedacht! Das Argument des Preisunterschiedes und des Mehrverbrauchs des Printplatzes wegen einem zusätzlichen Transistor beim Einsatz des LMC555 oder TLC555 ist hinfällig, weil es bei der CMOS-Version keinen Alu-Elko in der Betriebsspannung braucht, um die viel geringeren Stromtransienten abzublocken. Bei der CMOS-Version ist dieser Strom 14 mal niedriger und dies während einer Zeitdauer die 10 mal niedriger ist. Eine 140-fache Verbesserung im Vergleich zum NE555! Siehe weiter oben das Kapitel "Zu grosse Stromimpulse auf der Speiseleitung".



Rechteckgenerator, einfacher und trotzdem besser!

ACHTUNG, eine wichtige Information! Bild 5 zeigt das "Innenleben" des LMC/TLC555 (CMOS-Version) und des NE555 (BJT-Version). Man vergleiche dazu Teilbild 5.1 (LMC/TLC555) mit der Blockschaltung aus dem TLC555-Datenblatt und betrachte die Teilschaltung innerhalb des blauen Rechteck. Da fällt auf, dass beim RS-Flipflop FF der Reset-Eingang R1 logisch LOW-aktiv ist. Dagegen ist der Reset-Eingang R logisch HIGH-aktiv. Das gefiel mir nicht. Zum Vorteil einer leichteren Funktionserklärung änderte ich dies in der Weise, dass ich beide Reset-Eingänge und somit auch gleich der Set-Eingang S als logisch LOW-aktiv definierte (Bild 5). Damit aber die Funktionalität der ganzen Schaltung unverändert bleibt, habe ich bei den Komaparatoren KA und KB die invertierenden mit nichtinvertierenden Eingängen vertauscht. Diese Änderung betrifft die CMOS- (LMC/TLC555) und BJT-Version (NE555).

Ob mit dem LMC/TLC555 oder mit dem NE555, mit beiden kann man die selben Timer/Oszillator-Funktionen realisieren und das sind der monostabile und der astabile Multivibrator. Der LMC555 bietet, weil in CMOS realisiert, die Möglichkeit, das zeit- oder frequenzbestimmende RC-Netzwerk mit wesentlich höherer Impedanz zu gestalten. Das heisst praktisch formuliert, es sind sehr hochohmige R-Werte und ebenso niederkapazitive C-Werte möglich. Der Elektronik-Minikurs 555-CMOS-Timer, auch für lange Zeiten geht auf dieses Thema speziell ein. Beim LMC555 und beim NE555 ist es möglich mit dem Eingang CONTROL-VOLTAGE (Pin 5) einen Impulsbreitenmodulator (PWM) zu realisieren oder er dient zur Feinabstimmung des Taktgrades t/T, wie dieses Beispiel aus dem Elektronik-Minikurs 555-CMOS: 50%-Duty-Cycle-Generator zeigt.

Es gibt allerdings eine besonders elegante und sehr einfache Form eine zeitsymmetrische Rechteckspannung zu realisieren, die nur die CMOS-Version TLC/LMC555 ermöglicht. Zeitsymmetrisch heisst t1 = t2 und das bedeutet t1/(t1+t2) oder t2/(t1+t2) haben einen sehr genauen Tastgrad von 0.5. Siehe Impulsdiagramme in Bild 5. Dass dieser Tastgrad nicht absolut einen Wert von 0.5 haben kann, hat etwas mit den Toleranzen der drei IC-internen Widerständen R zu tun, welche die obere und untere Triggerschwelle erzeugen und die äquivalente DC-Offsetspannung an den Eingängen der Komparatoren KA und KB spielt auch eine gewisse Rolle. Diese Einfüsse sind aber minimal. Darum kann man guten Gewissens sagen, dass nur ein getaktetes Toggle-Flipflop die präzisere Zeitsymmetrie der Rechteckspannung aufweist. Natürlich nur, wenn die Frequenz des Taktgenerators, der das T-Flipflop steuert, ausreichend stabil arbeitet. Der NE555 kann ein zeitsymmetrisches Rechtecksignal nicht so leicht erzeugen. Wir werden gleich erkennen warum das so ist.

Wir beginnen in Teilbild 5.1 mit dem LMC555. Wir wissen aus Teilbild 1.3, dass eine CMOS-Ausgangsstufe Rail-to-Rail-fähig ist. Das heisst un- oder nur wenig belastet, erreicht Ua für den HIGH-Pegel praktisch +Ub und für den LOW-Pegel GND. Genau das macht es sehr einfach mit nur einem Widerstand RT und einem Kondensator CT (T für Timing) einen astabilen Multivibrator mit hoher Zeitsymmetrie (Tastgrad = 0.5) zu realisieren und dazu braucht man den integrierten MOSFET T an Pin7 (DISCHARGE) nicht, der sonst üblicherweise zum Entladen von CT vorgesehen ist. Das kommt der Anwendung zu Gute. Man kann Pin 7 als Opendrain-Ausgang z.B. zur Ansteuerung eines Relais verwenden und so Pin 3 nicht unnötig belasten, was der stabilen Taktfrequenz und dem stabilen Tastgrad zugute kommt. Das Relais ist mit der schützenden Freilaufdiode in Teilbild 5.1 angedeutet. Die Betriebsspannung für das Relais ist mit +UbX angegeben. Das bedeutet, dass diese Betriebsspannung keineswegs der Betriebsspannung +Ub der Schaltung entsprechen muss. Sie kann, der Nennspannung des Relais angepasst, höher oder niedriger als +Ub sein. Gemäss LMC555-Datenblatt darf +Ub nicht grösser sein als +15 VDC (TLC555 = 18 VDC).

Höherfrequenter Einsatz: Die Schaltung in Teilbild 5.1 kann auch für hohe Frequenzen im MHz-Bereich eingesetzt werden. Bei der Maximalfrequenz von 3 MHz, gemäss Datenblatt, ergeben sich nach der Formel in Teilbild 5.1 z.B. RT = 2.31 k-Ohm (1%-Widerstand) und CT = 100 pF. Um den 50%-Tastgrad aufrecht zu erhalten, sollte RT nicht niedriger als etwa 2 k-Ohm sein. D.h., dass bei 2 k-Ohm optisch auf dem Oszilloskop gerade noch keine nennenswerte Abweichung festzustellen ist. Sehr oft ist allerdings gar kein genauer 50%-Tastgrad nötig und trotzdem lohnt es sich den LMC555 einzusetzen. Ganz besonders wenn die Frequenz variabel einstellbar sein muss, z.B. zwecks genauem Abgleich, ausser die Stabilität reicht für die Anwendung nicht und es kommt nur eine Generatorschaltung mit einer quarzstabilen Referenz in Frage. Dann aber ist der Aufwand schnell wesentlich grösser. Dies besonders dann wenn eine PLL-Schaltung nötig ist.

Wir kommen zu Teilbild 5.2 mit der NE555-Schaltung (BJT statt CMOS) als astabilen Multivibrator und dem kläglichen Versuch eine zeitsymmetrische Rechteckspannung präzis zu realisieren. Diese einfache Methode von Teilbild 5.1 geht hier nicht, weil die Spannung an Ua nicht Rail-to-Rail-fähig ist. Dies ist weiter oben in Zusammenhang von Teilbild 1.3b ausführlich erklärt. Es bleibt also nur die Methode mit der Entladung von CT durch T, dem integrierten NPN-Transistor. Diode D ist vorläufig noch nicht im Einsatz. So entspricht die Schaltung, wie sie das Datenblatt des NE555 wiedergibt. Wenn die Lade- und Entladezeit von CT gleich lang dauern soll, muss RT1 im Verhältnis zu RT2 sehr niederohmig sein, damit möglichst nur RT2 an der Ladung beteiligt ist. Beim Entladen schaltet T ein und nur über RT2 wird CT entladen. Der grosse Nachteil dabei ist, dass der notwendig niederohmige RT1 stark belastet wird und die Sättigungsspannung der Kollektor-Emitter-Strecke von T erhöht ist. Keine saubere Lösung!

Jetzt die Diode D dazu. Mal sehen was dieser Trick bringt. Eigentlich ganz einfach, wenn RT1 = RT2, haben wir eine gewisse Annäherung zu einem zeitsymmetrischen Rechtecksignal. Über RT1 und D wird CT geladen und wenn die Triggerschwelle von KA erreicht ist, schaltet T ein und CT entladet sich über RT2 und T nach GND. Wegen der Durchfluss-Spannung von D ist die Ladezeit etwas länger als die Entladezeit. Das lässt sich durch Anpassung von RT1 oder RT2 kompensieren. Allerdings verschlechtert diese Diode D signifikant die auch noch so gute Temperaturstabilität des NE555, die mit 150ppm/K gerade halb so gut ist, wie die des LMC555. Man erkennt es, vor allem wenn es um Vorteile der Präzision, Stabilität und Einfachheit geht, bleibt auch hier die CMOS-Variante des 555er, der der klare Sieger!



555-Timer-IC mit ±Ub

Wie alle analogen und digitalen ICs, kann man auch die 555-Timer-ICs, ob in CMOS (LMC555, TLC555) oder als BJT (NE555), auch symmetrisch speisen (Dual-Supply). In diesem Fall gelten die selben Regeln betreffs der Block-Kondensatoren.

Bild 6 zeigt worauf man achten muss. Das Abblocken von allfällig hohen störenden Frequenzanteilen oder/und steilen Flanken, sollten sich immer auch auf das Referenzpotenzial des Eingangssignales Ue beziehen und das ist in der Regel der GND. Teilbild 6.1a (identisch mit 1.1a) und Teilbild 6.1b (identisch mit 1.1b) arbeiten im Single-Supply-Modus +Ub und das bedeutet, dass Ue sich auf den GND bezieht, der identisch ist mit Pin 1 (GND-Bezeichnung des IC).

In Teilbild 6.2a und Teilbild 6.2b arbeitet der LMC555 bzw. der NE555 im Dual-Supply-Modus ±Ub. Es genügt nicht, dass man in IC-Nähe direkt zwischen +Ub und -Ub kapazitiv abblockt. Dies schützt das Timer-IC zwar gegen hochfrequente Störspannungen und steilflankige Transienten zwischen +Ub und -Ub, jedoch nicht zwischen +Ub und GND und -Ub und GND. Deshalb muss man die Entstörmassnahme verdoppeln mit Ck (und CkX) zwischen +Ub und GND und -Ub und GND.

Es ist üblich, dass man am Eingang einer Platine die Betriebsspannung gegen GND bereits abblockt. Die Elkos CL sind dann notwendig, wenn die DC-Sannungsquelle nicht in der Nähe oder selbst auf der Platine ist, in der Annahme, dass diese DC-Sannungsquelle nicht ausreichend kapazitiv abgeblockt ist. Die beiden Kerkos CLk machen Sinn, damit hochfrequente Störspannungen und steilflankige Transienten von aussen nicht auf die Leiterbahnen gelangen. Der Elko CL, wenn nicht der Ladeelko der DC-Spannungsquelle im mittleren Frequenzbereich bereits ausreichend wirkt, sollte einen Wert im unteren 100µF-Bereich haben. Für CLk (k = Keramik = Kerko) genügt ein Wert im unteren 100nF-Bereich. 100 nF reicht auf jeden Fall.

Das sind die selben Kriterien die auch für Opamps, Komparatoren und alle digitalen Schaltkreise gelten. Nicht vergessen, transiente Störquellen sind diese ICs immer dann selber, wenn ihre Ausgangsstufen die Spannung schnell durchschalten, weil dann sehr kurzzeitige Stromimpulse auftreten, die von Ck abgefangen werden, in dem Sinne, dass Ck die Betriebsspannung sicher aufrecht erhält. Siehe dazu weiter oben das Kapitel "Zu grosse Stromimpulse auf der Speiseleitung" mit Bild 2.



Der Control-Eingang und der Block-Kondensator Cc

Der Control-Eingang (CONT) an Pin 5 ermöglicht es die Referenzspannungen an den beiden Komparatoren KA und KB zu beeinflussen, in Teilbild 7.1 gekennzeichnet mit X und Y. Dies erlaubt eine relativ präzise Kalibrierung der Impulsdauer (Beeinflussung der RT*CT-Zeitkonstante), wie dies in Bild 4 im Elektronik-Minikurs 555-CMOS-Timer, auch für lange Zeiten... in Kapitel "Zeitkonstante, Impulsdauer und Kalibrieren" zum Ausdruck kommt. Eine andere Möglichkeit besteht in der Erzeugung einer impulsbreitenmodulierten Ausgangsspannung (PWM), wie es diese Applicationnote Figure 13 aus dem LMC555-Datenblatt von Texas-Instruments illustriert. Was uns hier jedoch speziell interessiert, ist der nichtbeschaltete Control-Eingang (Pin 5). Dieser Zustand ist der häufigste, weil bei den meisten 555-Anwendungen, ist es die Funktion einer einfachen Impulserzeugung oder eines einfachen Rechteckgenerators. Es geht hier um zu erkennen, warum ein offener Control-Eingang ein Kondensator haben muss.

Für die DISCHARGE-Funktion hat es in der CMOS-Version in Teilbild 7.1 typisch ein N-Kanal-MOSFET mit der Bezeichnung T für Transistor. Rechts daneben sieht man ein vereinfachtes MOSFET-Symbol. Dies deutet darauf hin, dass in andern 555-Minikursen oft dieses vereinfachte Symbol zum Ausdruck kommt. In der BJT-Version in Teilbild 7.2 hat es logischerweise einen NPN-Transistor, ebenfalls mit der Bezeichnung T.

Rerenzspannungen an X und Y und die R-Werte: Kommen wir zurück zum Control-Eingang. Zur Erzeugung der Referenzspannungen von 1/3*Ub und 2/3*Ub an den Punkten Y und X benötigt es das Widerstandsnetzwerk bestehend aus drei gleich grossen Widerständen R. In der Schaltung der CMOS-Version (LMC/TLC555) haben diese Widerstände je einen Wert von 100 k-Ohm und in der Schaltung der BJT-Version (NE555) sind es je 5 k-Ohm. Dieser grosse Unterschied ist dadurch gegeben, dass CMOS-Schaltungen extrem viel höhere Eingangsswiderstände haben, als dies bei BJT-Schaltungen, auch wenn das Darlington-Prinzip zum Einsatz kommt, möglich ist. Wie betrachten dazu die NE555-Detailschaltung. Man erkennt sehr leicht das R-Netzwerk mit den drei gleich grossen Widerständen im Wert von je 5 k-Ohm in R7, R8 und R9 (mit roten Rechtecken markiert). Damit die Spannungswerte an diesen Widerständen so wenig wie möglich belastet werden, ist der Knotenpunkt zwischen R7 und R8 mit der Basis des Q4/Q3-Darlington und der Knotenpunkt zwischen R8 und R9 mit der Basis des Q13/Q12-Darlington verbunden. Diese Darlingtons sind jeweil die Hälfte eines Diffenerenzverstärkers.

Das Oldy-Timer-IC NE555 interessiert uns hier nicht weiter. Wir betrachten jetzt die LMC/TLC555-Detailschaltung. Da fällt sogleich auf, dass von den drei Widerständen, welche die Referenzspannung an den Punkten X und Y erzeugen nichts zu sehen ist. Nun ist es so, dass in CMOS-Technologien auf Widerstände, wegen dem hohen Platzverbrauch gerne verzichtet wird. Das geht, weil es mit einem MOSFET möglich ist, mittels Gate-Source-Spannung ein Drain-Source-Widerstand zu definieren. Dabei muss streng beachtet werden, dass ein gewisser Maximalstrom nicht überschritten wird, weil sonst die Linearität verloren geht. Oft ist es so, dass sich Konstantstromquellen besser eignen als Widerstände, betreffs der Schaltungsfunktion. Auch da verzichtet man gerne auf "echte" Widerstände.

Wo die drei gesuchten Widerstände versteckt sind, ist schnell klar. Verantwortlich dafür sind die sechs MOSFETs im senkrechten blauen Rechteck mit der Bezeichnung R-SYNTHESE ganz links in der Schaltung. Man vergleiche dieses Schaltbild mit Teilbild 7.1. X ist identisch mit dem Control-Eingang (CONT) und dieser steuert den Komparator KA am Gate des FET4. FET3 wird vom THRES-Eingang gesteuert. Die beiden MOSFETs zwischen X und +Ub bilden den oberen Widerstand R. Y ist mit dem Komparator KB (FET2) verbunden, genau so wie der Trigger-Eingang (FET1). Der Rest ist klar. Die beiden MOSFETs zwischen X und Y erzeugen den mittleren Widerstand R und die beiden MOSFETs zwischen Y und GND den unteren Widerstand R.

Schutzwiderstände: Es hat noch vier freie "echte" Widerstände und nicht fünf wie unter COMPONENT-COUNT angegeben. Diese Widerstände dienen einem sehr einfachen Überspannungsschutz der Eingänge CONT, THRES, TRIG und RESET. Auf Grund von Dioden-Übergängen an parasitären Thyristoren bei den MOSFETs zwischen Gate und GND und Gate und +Ub , kommt es zu einem Gatestrom, wenn GND um etwa 0.7 V unter- oder +Ub um etwa 0.7 V überschritten wird. Wird dabei der Strom auch nur schon sehr kurzzeitig zu hoch, kommt es zum Latchup-Effekt. Dieser erzeugt einen Kurzschluss zwischen Drain und Source und so zum Teil auch zwischen +Ub und GND und das IC verabschiedet sich überhitzt in die ewigen Elektronen-Jagdgründe. Die vier Widerstände sollten dies vermeiden. Das Dumme ist bloss, dass zu diesen vier Widerständen die Angaben der Widerstandswerte fehlen. Deshalb, wenn es notwenig sein sollte, empfiehlt sich dieser Elektronik-Minikurs:

Unterschiedliche Cc-Werte (c = Control-Eingang): Man betrachte dazu die Teilbilder 7.1a, 7.1b (CMOS) und 7.2a (BJT). Im Datenblatt des LMC555 liest man einen Cc-Wert von 1 nF und im Datenblatt des TLC555 sind es mit 100 nF gleich hundert mal mehr. Und dies, obwohl in beiden CMOS-ICs die selben R-Widerstände mi je 100 k-Ohm als Spannungsteiler wirken. Das ist seltsam. Beim BJT-Oldy NE555 beträgt der Cc-Wert 10 nF bei R-Werten von 5 k-Ohm. Betracheten wir mal die unterschiedlichen Zeitkonstanten tau und Grenzfrequenzen fc (c = cuttoff), die sich daraus ergeben:

  CMOS LMC555:  R = 100k-Ohm   Cc =   1nF   tau = 70µs   fc: 2.4kHz
  CMOS TLC555:  R = 100k-Ohm   Cc = 100nF   tau =  7ms   fc: 24Hz
  BJT  NE555:   R =   5k-Ohm   Cc =  10nF   tau = 30µs   fc: 4.8kHz
Zu diesen Resultaten betrachten wir Bild 8:

Teilbild 8.1: Der Knotenpunkt (Control-Eingang, Pin 5) liegt mit einem Widerstand von 100 k-Ohm an +Ub (V+) und er liegt in mit zwei weiteren Widerständen in Serie mit je 100 k-Ohm, also 200 k-Ohm, an GND. Weil der Quellwiderstand zwischen +Ub und GND annäherungsweise Null Ohm beträgt, gilt zur Berechnung des CONT-Eingangswiderstandes an Pin 5 die Parallelschaltung von 100 k-Ohm || 200 k-Ohm. Dies ergibt einen Eingangswiderstand von 67 k-Ohm.

Teilbild 8.2: Hier gelten die selben Überlegungen. Allerdings geben diese drei Widerstände mit je 5 k-Ohm einen Eingangswiderstand am Control-Eingang von nur etwa 3 k-Ohm. Dass es nicht nennenswert mehr sein kann, leuchtet ein, weil eine BJT-Schaltung gegenüber CMOS immer die schlechteren Karten zieht, wenn es um Eingangswiderstände geht.

Mit den in den Datenblättern angegebenen Cc-Werten resultieren die entsprechenden Zeitkonstanten (tau) und Grenzfrequenzen (fc). Beide Angaben sind nur von Bedeutung, wenn der Control-Eingang offen ist. Wenn dieser gesteuert wird, muss der Quellwiderstand deutlich niedriger sein als der Eingangswiderstand. Beim NE555 muss man speziell darauf achten, weil dieser nur einen Wert von etwa 3 k-Ohm hat.

Was sagen uns die tau-Werte? Es ist nicht auszuschliessen, dass durch eine naheliegende Leiterbahn mittels parasitärer Koppelkapazität Cp eine steilflankige Logikspannung einkoppelt, und so die Timer- oder Oszillator-Funktion des LMC/TLC555 stört. Die selben Überlegungen gelten für den NE555. Wir bleiben bei der weiteren Erklärung bei der CMOS-Version LMC/TLC555. Fehlt Cc ganz, dann reagiert der nachfolgende Komparator hochempfindlich auf steilflankige Störspannungen. Die Anstiegs- und Fallzeiten des LMC/TLC555 sind im 10-ns-Bereich. Da sieht man es sogleich, mit tau-Werten zwischen 70 µs (Cc = 1 nF) und 7 ms (Cc = 100 nF) hat man keine Probleme mehr.

Irrtum! Die Überlegung stimmt so nicht, weil die Einkopplung durch eine störende Leiterbahn erfolgt parasitär kapazitiv. Darum die Bezeichnung Cp. Allerdings liegt dieser Cp-Wert bestenfalls im unteren 10-pF-Bereich. Man denke daran, der Control-Eingang bleibt beim Einsatz von Cc ungenutzt und hat dabei selbst, ausser bis zum Lötauge von Cc, so gut wie keine Leiterbahn. Die Einkopplungs-Reaktanz via Cp kann sehr niederohmig sein (steile Spannungsflanken) und da können die drei internen Widerstände nichts ausrichten. Das einzige was dämpfend wirkt auf steilflankige Spannungseinkopplung ist das Verhältnis von Cp zu Cc. Angenommen Cp = 10 pF und Cc = 1 nF erfolgt eine Cp/Cc-Dämfung der Störspannung insgesamt um einen Faktor von 100. Bei Cc = 100 nF ist es 10'000. Dass man mit 100 nF mehr erreicht als nur mit 1 nF leuchtet ein. Wichtig dabei ist, dass für Cc ein induktionsarmer Kerko, zum Einsatz kommt.

Haben nach diesen Ausführungen die tau- und fc-Werte überhaupt noch eine Bedeutung? Für die fc-Werte wüsste ich keine, aber für die tau-Werte schon, wenn der Control-Eingang ungenutzt mit Cc bestückt ist. Wenn der LMC/TLC555 beim Einschalten blitzartig korrekt arbeiten muss, kann evt. Cc = 100 nF mit einem tau-Wert von 7 ms zu gross sein, weil die Arbeitspunkt-DC-Spannung am Komparator KA mit 2/3*Ub erst nach etwa der 5-fachen Zeitkonstante seinen stabilen Zustand erreicht hat und das wären dann etwa 35 ms. Dies könnte je nach Anwendung zuviel sein. Ein Beispiel wäre: der LMC/TLC555 arbeitet als Taktgenerator mit einer Frequenz von z.B. 1.5 MHz, würde diese Frequenz vor dem Ablauf von 5*tau (hier 35 ms) deutlich abweichen.

Bis hierher ist die Rede von einer parasitär kapazitiven Beeinflussung von ausserhalb des IC (Bild 8) auf den Control-Eingang, bzw. auf das R-Netzwerk und Komparatoren KA und KB. Die Beeinflussung von ausserhalb der LMC/TLC555-Schaltung kann eine relativ hochfrequente Analogspannung im MHz-Bereich oder ebenfalls ein Taktsignal mit einer hohen Flankensteilheit sein. In diesem Fall bezeichnen wir dies als Fremdtaktstörung. Eine Eigentaktsteuerung ist es dann, wenn die LMC/TLC555-Schaltung sich selbst mit steilflankigen Rechtecksignalen stört.

Eigentaktstörung: Wie die Chipleiterbahnen IC-intern verlaufen und zu den ebenfalls existierenden parasitären Kapazitäten, weiss der Anwender nichts. Das können andere oder die selben Störrückkopplungspfade sein, wie sie ausserhalb des Chips mit den Anschlusspins, dessen Lötaugen und Leiterbahnen auftreten. Dass es solche Beeinflussungen gibt, zeigt Teilbild 9.1, das im Wesentlichen Teilbild 5.1 wiederholt. Es kommt zur leichten Veränderung des Tastgrades, der einen Wert von 0.5 haben sollte und die Frequenz verändert sich ebenfalls leicht. Beide Effekte kommen davon, weil sich die Spannung an Pin 5, wenn auch nur geringfügig, synchron mit der Sägezahnspannung an Pin 2 und Pin 6 (Cp1) und mit der Taktfrequenz an Pin 3 (Cp) verändert. Diese Eigentaktstörung ist die Folge eines Rückkopplungseffektes. WICHTIG: Cp und Cp1 zeigen die parasitärkapazitiven Kopplungen ausserhalb des IC, gemeint ist aber ebenso die Kopplung innerhalb des IC, wo die Situation (parallele Leiterbahnen) auf dem Silizium-Chip gegeben ist. Man erkennt also, dass Ck1 (Kerko) eine sehr wichtige Rolle spielt, möglichst nicht weniger als 100 nF.

Fremdtaktstörung: Stört eine IC-externe Spannungsquelle von einer andern (Teil-)Schaltung das R-Netzwerk, zeigen sich an Pin 3 "unscharf" abgebildete Spannungsflanken. Das ist nichts anderes als eine schwache Impulsbreitenmodulation (PWM), verursacht durch die externe Störfrequenz die asynchron ist zur IC-eigenen Taktfrequenz.

Die einzige Erweiterung der Schaltung von Teilbild 5.1 hier in Teilbild 9.1 besteht in der Möglichkeit den Rechteckgenerator ein- und auszuschalten mit dem Schalter S. Dazu kommt der /RS-Eingang zum Einsatz. Bei LOW-Pegel an /RS ist die Rechteckspannung aus- und bei HIGH-Pegel eingeschaltet. Für den HIGH-Pegel dient der Pullupwiderstand Rs. Wenn Cs (s = Schalter) mit 100 nF nicht existiert, ist es leicht möglich, dass die Rechteckspannung an Pin 3 den benachbarten Pin 4 (/RS) via parasitäre Kapazität störend beeinfusst. Dies zeigt sich ebenfalls rückkoppelnd in einer Störung der Rechteckspannung an Pin 3. Es existiert neben der parasitären Kapazität zwischen Pin 3 und Pin 4 auch eine zwischen Pin 4 und Pin 5. Also kann ohne Cs auch das R-Netzwerk gestört werden. Diese beiden zusätzlichen parasitären Kapazitäten sind nicht gezeichnet. Wenn Cs existiert, ist /RS bei offenem Schalter S niederimpedant abgeblockt und die Rechteckspannung von Pin 3 hat keinen Einfluss auf den /RS-Eingang. Fazit ist, alle drei Block-Kondensatoren sind wichtig: Ck, Ck1 und Cs. Cs natürlich nur, wenn Pin 4 nicht direkt mit +Ub verbunden ist (Teilbild 5.1).

Wir kommen zum Teilbild 9.2 mit einem Beispiel aus der Praxis. Es ist Teil eines Projektes. Drei LMC555-Taktgeneratoren steuern drei integrierte SC-Tiefpassfilter in einem grösseren signalverarbeitendem System. Die fixen Taktfrequenzen 30, 300 und 600 kHz sind keine exakten Werte. Exakt eingestellt werden die Grenzfrequenzen der SC-Tiefpassfilter durch die Kalibrierung der Taktfrequenzen. Die Verhältnisse von den LMC555-Taktfrequenzen zu den Grenzfrequenzen der SC-Tiefpassfilter sind nicht (digital) absolut definiert, wie dies im rein digitalen Bereich, z.B. bei Frequenzteilern oder PLL-Schaltungen, der Fall ist. Die genauen Faktoren sind von den Verhältnisssen gewissen IC-internen Kapazitäten bedingt. Dies gibt Toleranzen und diese müssen durch das Kalibrieren der Taktfrequenzen mit den Trimmpots P1, P2 und P3 kompensiert werden. Diese drei LMC555 und dessen Beschaltungen liegen auf der Leiterplatte nahe beieinander. Eine gegenseitige Störung war gegeben, sogar noch sehr schwach wenn mit C4, C5 und C6 (Kerkos) mit je 100 nF zum Einsatz kamen. Ich staunte nicht schlecht, dass ich Kapazitäten von je 1 µF einsetzen musste. Dies geschah dann allerdings mit Tropfen-Tantalelkos und so funktionierte die Schaltung problemlos. Tantalelkos, haben ähnlich wie Kerkos, eine niedrige parasitäre Eigeninduktivität. Man erkennt den Grund dafür, wenn man sich zu den unterschiedlichen Herstellungsprozessen von Elkos und Tantal-Elkos informiert.



LMC/TLC555-Minikurse im Überblick



Zum Tod des NE555-Erfinders

           
            Quelle: http://cdn.eetimes.com/electronics-news/ 4394166/Hans-Camenzind-dies

Aus einem Bericht vom 15.08.2012 habe ich erfahren, dass der grosse Schweizer Elektronik-Guru Hans Camenzind, der früh in die USA auswanderte, im Alter von 78 Jahren am 08.08.2012 starb. Mit seiner Erfindung des Timer-IC NE555 im Jahre 1971, bereicherte Hans Camenzind nachhaltig die Elektronik-Fachwelt. In den 1980er-Jahren kam es zu einer Modernisierung durch die CMOS-Version, z.B. LMC555 von National und TLC555 von Texas-Instruments. Die 1980er-Jahre standen generell in der CMOS-Aufbruchsphase. Ohne die Erfindung des originalen NE555 von Hans Camenzind, hätte es auch nie CMOS-Versionen gegeben. Eine grosse Bereicherung wäre uns versagt geblieben! Der NE555 ist der weltweit meist verkaufte integrierte Schaltkreis (2005).



Thomas Schaerer, 20.01.2009 ; 09.02.2009 ; 01.09.2012 ; 04.08.2014 ; 10.01.2015 ; 08.08.2016