Vom Logikpegelwandler zum
Impulsgenerator (Endstufe)

 

Einleitung

Ein Logikpegelwandler wandelt die Spannung eines Logikpegels in einen Logikpegel mit einer anderen Spannung. Ein Beispiel wäre die Wandlung eines TTL-Signals, mit der typischen Betriebsspannung des TTL-IC von +5 VDC zu einer CMOS-Logikspannung der IC-Familie MC14xxx bzw. CD4xxx, mit einer möglichen Betriebsspannung des IC von +12 VDC. Möglich, weil man diese CMOS-Familien zwischen +3 VDC und +15 VDC betreiben kann. Die maximal zulässige Spannung liegt bei +18 VDC. Mehr zum Thema digitale IC-Familien, zur Hauptsache in CMOS und TTL, erfährt man hier.

Oder auch das Umgekehrte ist möglich, nämlich, wie man aus einem bipolaren oder unipolaren Signal mit höherer Spannung ein unipolares Signal mit niedriger Spannung, z.B. TTL-Pegel oder 5 V für ein HCMOS/ACMOS-IC, erzeugt. Wie man solches realisiert wird nur kurz thematisiert, weil dies für den einigermassen erfahrenen Elektroniker, einfach zu realisieren ist. Wir beginnen mit der einfachen Skizze in Bild 1:

Teilbild 1.1 zeigt das Blockschaltbild des Logikpegelwandlers mit einem unipolaren Signal (Impuls) von maximal +Ub1, der aber auch TTL-Pegel haben kann, am Eingang Ue. Am Ausgang Ua erscheint ein bipolares Signal (Impuls) mit einer symmetrischen Ausgangsspannung mit einem Wert von maximal ±Ub2. Das ist klar, denn höher als die Betriebsspannung des Ausgangstreibers kann die Signal- bzw. Impulsspannung an Ua natürlich nicht sein. Sie muss auch nicht zwangsläufig symmetrisch sein, wie hier angedeutet und in Bild 4 noch zu sehen ist.

Teilbild 1.2 skizziert den umgekehrten Vorgang. Es sei hier bereits angemerkt, je nachdem wie die Schaltung realisiert ist, braucht die Schaltung nicht zwangsläufig auch eine negative Betriebsspannung (-Ub), nur weil die Impulsspannung an Ue einen negativen Wert hat.

    Experiment für den Anfänger: Bevor es hier weitergeht, möchte ich auf einen Bausatz mit dem Titel Pegelwandler mit Transistoren aufmerksam machen. Diese drei Schaltungen eignen sich hervorragend für den Anfänger zum Experimentieren im Umgang mit Transistoren ((BJT = (Bipolar Junction Transistor)) in der Funktion als Schalter. Als NPN- und PNP-Transistoren eignen sich auch andere Typen in etwa der selben Leistungsklasse. Oft findet man genügend davon in der eigenen Bastelkiste.

Zu Beginn werden verschiedene einfache diskrete Schaltungen mit Transistoren (BJT) gezeigt. Das Beispiel in Bild 4 hat etwas mit einem Elektronik-Minikurs zum Thema SC-Tiefpassfilter-Anwendung zu tun. Es geht dabei um Schaltvorgänge an zwei spannungssteuerbaren analogen Tiefpassfilter mittels OTA, die als Antialiasing- und Glättungsfilter (Smoothing) vor und nach dem SC-Tiefpassfilter arbeiten.

Danach wird ein Lösungsweg mit einem Komparator in Bild 5 gezeigt und als exotisches Highlight kommt ein elektronischer analoger Umschalter (Analog-Switch) als Logikpegelwandler zum Einsatz. Danach wird vorgestellt, wie man auf einfache Weise mit einem solchen Analog-Switch die Endstufe eines Impulsgenerators realisieren kann, bei dem man beliebige positive und negative Impulsspannungen einstellen kann. Zum Schluss geht es um Logikpegelwandlerschaltungen, die das Umgekehrte tun, nämlich das was Teilbild 1.2 andeutet.

In diesem Abschnitt gibt es die Formulierung "Signal (Impuls)". Damit ist nichts anders gemeint, dass es ein einzelner Impuls, aber ebenso eine Serie von Impulsen, bzw. Rechtecksignalen, sein kann. Darum in Klammer das Wort Impuls.



Logikpegelwandler mit Transistoren

Man sieht hier in den Schaltungen bei den Impulsspannungen an Ue oft die Bezeichnung <>+Ub_(TTL). Dies bedeutet, dass diese Spannungen grösser oder kleiner als +Ub oder damit auch TTL-Pegel haben dürfen. Dies bedeutet auch, dass die Eingangsbeschaltung (R1, R2) bei hoher Spannungsabweichung entsprechend angepasst werden muss. Für die beiden Schemata in Bild 2 muss R1 soweit erhöht werden, dass zur höheren Spannung Ue, sich etwa derselbe Basisstrom von T einstellt. Welche Bedeutung C1 parallel zu R1 hat, kommt gleich...

Ein minimal belasteter TTL-Ausgang (Quelle für Ue), z.B. von einem NAND-Gate des Typs 74ALS00, hat einen HIGH-Pegel von etwa 3.5 V und einen LOW-Pegel von weniger als 0.5 V. Ohne Belastung zwischen TTL-Ausgang und GND ist der HIGH-Pegel nicht wesentlich höher, weil die Spannung von etwa 3.5 V wegen der doppelten Basis-Emitter-Spannung des IC-Internen NPN-Darlington erfolgt. Hingegen liefert ein CMOS-Ausgang bei nur sehr geringer Last (z.B. bei nachfolgendem CMOS-Eingang) praktisch die volle Betriebsspannung für den HIGH- und für den LOW-Pegel. Man kann sagen, dass ein CMOS-Ausgang rail-to-rail-fähig ist. Gewohnt ist man diese Bezeichnung eher bei modernen Opamps.

Teilbild 2.1 zeigt die sehr einfache diskrete Inverterschaltung mit einem NPN-Transistor T. Wäre nur der Basis-Vorwiderstand R1 ohne R2, würde bereits bei Ue = +0.65 V ein Basis- bzw. ein Kollektorstrom in T fliessen. R1 alleine macht die Inverterschaltung empfindlich auf kleine transiente Störspannungen, die z.B. kapazitiv, durch benachbarte Leitungen mit Impulsen, eingekoppelt werden können. Dazu kommt, dass die Spannung +Ub an Ua instabil ist, wenn die Spannung an Ue, nicht möglichst nahe beim GND-Pegel liegt. Diese Probleme vermeidet R2.

Der R1/R2-Spannungsteiler dafür sorgt, dass Transistor T erst dann zu leiten beginnt, wenn Ue höher ist als etwa die halbe TTL-Highpegel-Spannung. Steuert man mit einer Spannung aus einem CMOS-IC (z.B. 74HCxxx-Familie) mit einem HIGH-Pegel von +5 V an Ue, kann R1 auf 5.6k-Ohm erhöht werden, muss aber nicht zwingend sein. Kondensator C1 - 100 pF ist bloss ein Richtwert - kompensiert die Wirkung der Miller-Kapazität zwischen Kollektor und Basis. Dadurch werden die Schaltflanken des Impulses an Ua steiler. R1 bis R3 sind Beispiele und Richtwerte, geeignet zum Experimentieren. Je nach Anwendung und Betriebsspannung eignen sich andere Werte. Als Stromverstärkung für den geschalteten Zustand von Kleinsignal-Transistoren (Uce etwa 0.1 V) gilt ein Wert von etwa 20.

Flankensteilheit: Ein paar Worte zum Begriff der Flankensteilheit. Eine Steilheit ist stets die Änderung eines Spannungs- oder auch eines Stromwertes in Abhängigkeit einer definierten Zeit. Die Steilheit (Slewrate) eines mittelschnellen Opamp beträgt z.B. 3.6 V/µs (TLC271 im high-bias-mode). Wenn hier von Steilheit die Rede ist, gilt das ebenso. Man liest aber auch von der Impuls-Anstiegs- und Impuls-Abfallzeit, z.B. in Nanosekunden (ns). Es ist die Zeit, die eine Spannung benötigt, um von 10 % des einen Pegels bis zu 90 % des andern Pegels zu gelangen oder umgekehrt. Praktisch ist hier die Zeitverzögerung gemeint, die das Signal braucht, um von einer Spannung zur andern zu gelangen, also z.B. zwischen GND und + 5V oder umgekehrt oder z.B. zwischen -5 V und +5V oder umgekehrt. Im folgenden Text werden die Begriffe Anstiegs- und Abfallzeit verwendet.

Teilbild 2.2 erweitert die Inverterschaltung von Teilbild 2.1. Der einzige Unterschied im ersten Teil der Schaltung mit dem NPN-Transistor T1 besteht darin, dass der Kollektorwiderstand R3 in R3 und R4 aufgeteilt ist. Man kann sich fragen warum, denn eigentlich würde doch R3 genügen, damit in T2 ein Basis- und auch ein Kollektorstrom fliessen. Das ist richtig, aber was würde die Basis von T2 tun, wenn die Kollektor-Emitter-Strecke von T1 offen ist und die Basis von T2 in der Luft hängt? Ganz einfach fast nichts. Nur, genau das darf eben nicht sein, wenn T2 ebenso schnell schalten soll wie T1, und das kann T2 nur dann, wenn R4 die Ladungsträger aus der Basis von T2 so schnell wie möglich "rausfegt". Diese Schaltung erreicht mit diesen etwas schnelleren Feld-Wald-und-Wiesen-Transistoren eine maximale Schaltgeschwindigkeit von etwa 1 bis 1.5 MHz. Sie eignet sich z.B. als Einsatz für den SC-Sinusgenerator in Sinusgeneratoren und der SC-Sinusgenerator, wenn diese Schaltung am externen Takt-Eingang EXT-CLK zum Einsatz kommt.

Weiteres zur Schaltung Teilbild 2.2. Die Anstiegszeit von 150ns und die Abfallzeit von 50 ns lässt sich reduzieren, wenn man besonders schnelle Schalttransistoren verwendet und die Schaltung noch etwas niederohmiger realisiert. Es ist dabei zu bedenken, dass der Quellwiderstand der Ausgangsstufe mit T2 an Ua nicht symmetrisch ist. Im Falle des HIGH-Pegels (+5 V) ist der Ausgang extrem niederohmig, weil dann nur der sehr niederohmige Innenwiderstand der Kollektor-Emitter-Strecke von T2 wirkt. Beim LOW-Pegel (-5 V) ist T2 offen und es wirkt der Wert von R5 als Quellwiderstand. Dies bedeutet, wenn Ua kapazitiv zu sehr belastet wird - langes Koaxialkabel - verschlechtert sich die Steilheit der fallenden Flanke drastisch, wobei die ansteigende Flanke eher unverändert bleibt.

Diese Schaltung kann natürlich, je nach Bedarf, auch verändert werden. Mit der Variation von +Ub und -Ub, auch jede Betriebsspannung für sich alleine, können völlig andere Impulsspannungen, auch asymmetrische von z.B. +3 V und -18 V, erzeugt werden. Ein Umdimensionieren der Widerstände ist dann notwendig.

Die Schaltung von Teilbild 2.2 arbeitet nichtinvertierend. Mit dem zusätzlichen PNP-Transistor T3 arbeitet die Schaltung in Teilbild 3.1 invertierend. Wäre der Emitter von T3 mit +5 VDC verbunden, hätte man an Ua die selben Impulse von ±5 V wie dies Teilbild 2.2 zeigt, jedoch zu Ue invertiert. Da in Teilbild 3.1 der Emitter von T3 mit GND verbunden ist, erhält man an Ua negative Impulsspannungen von GND und -5 V (-Ub). Es stellt sich noch die Frage, wozu man die schnellschaltende Signaldiode D (1N914) benötigt. Wenn T2 leitet, liegt am Kollektor von T2 die Spannung von +Ub. Wenn diese Spannung grösser ist als etwa 5 V, würde ohne D ein Basis-Emitter-Durchbruch von T3 stattfinden. Wegen dem strombegrenzenden Widerstand R6, wird eine Zerstörung von T3 ausbleiben, aber die Schaltfunktion würde gestört sein. Besonders dann wenn +Ub wesentlich grösser als +5 VDC ist. Diode D begrenzt die inverse Basis-Emitter-Spannung von T3 auf etwa 0.7 V.

Teilbild 3.2 zeigt eine Alternative, welche die Diode D nicht benötigt. Man verwendet für T3 einen NPN- anstelle eines PNPN-Transistors. Die Funktion der Schaltung bleibt fast die selbe, so invertiert sie ebenfalls den Eingangsimpuls von Ue nach Ua und der Ausgangsimpuls ist ebenfalls negativ. Es ist ebenfalls möglich, durch Änderung des Pegels an R6 (hier GND) zu einer positiven oder negativen Spannung, den Pegel des Impulses (hier GND) zu diesen selben Spannungswerten zu verändern. Mit 'fast' ist gemeint, dass in Teilbild 3.1 Ua bei GND-Pegel niederohmig ist, weil T3 leitet. Bei Teilbild 3.2 ist Ua beim Pegel von -Ub niederohmig, weil T3 leitet. Der Pegel an Ua ist also einseitig lastabhängig. Welche der beiden Schaltungen man bevorzugt, ist von der Anwendung abhängig.

Die Schaltung in Teilbild 4.1 arbeitet fast wie die in Teilbild 2.2, wenn man sich klar ist, dass -Ub in Teilbild 2.2 auch auf -12 VDC gesetzt werden kann und dabei der selbe bipolare asymmetrische Impuls mit +5 V und -12 V, wie in Teilbild 4.1, an Ua erzeugt werden kann. In Teilbild 4.1 ist Ua zu Ue allerdings invertiert. Dafür braucht es nur gerade einen PNP-Transistor. Hier ist es jedoch nicht ganz so einfach bezüglich R1, R2 und +Ub, weil diese Widerstände besser, als bei den vorherigen Schaltungen, an die Spannungspegel des Eingangsimpulses angepasst sein müssen. Das hat damit zu tun, dass der Eingangsimpuls nicht auf GND, sondern auf +Ub, hier +5 VDC, referenziert ist.

Im vorliegenden Beispiel geht es darum, dass ein TTL-Impuls oder ebenso ein Impuls von einem CMOS-Ausgang an Ue sicher funktioniert. Das bedeutet, dass bei einem TTL-Highpegel von 3.5 V an Ue Transistor T noch sicher offen bleibt, so dass an Ua die Spannung von -Ub (-12 V) über R3 an Ua anliegt. Wen Ue = 3.5 V, dann liegt zwischen +Ub (+5 VDC) und Ue eine Spannung von 1.5 VDC. Die Spannung über R1 beträgt dabei etwa 0.35 V. Die Basis-Emitter-Spannung erzeugt noch keinen Basis- und damit auch keinen Kollektorstrom. Wenn Ue = GND, dann beträgt die Spannung über R1 1.2 V, falls der Knotenpunkt zwischen R1 und R2 von der Basis von T getrennt wäre. Wenn nicht getrennt, fliesst ein eindeutiger Basisstrom über R2 nach Ue, der gerade auf GND-Pegel liegt. Auch dann, wenn der LOW-Pegel eines TTL-Signals 0.5 V betragen würde, beträgt die Spannung an R1 ohne Basisanschluss 1.05 V. Auch damit wäre T sicher leitend, denn die Basis-Emitter-Schwellenspannung beträgt etwa 0.65 V, bei den vorliegenden niedrigen Kollektorströmen.

Noch etwas ist wichtig: Wenn ein TTL-Ausgang nur gerade den Logikpegelwandler von Teilbild 4.1 ansteuert und es liegt ein TTL-HIGH-Pegel vor, dann beträgt dieser nicht +3.5 V, sondern +5 V (+Ub). Dies kommt ganz einfach davon, dass ein TTL-Ausgang bei einem HIGH-Pegel nur in Richtung niedriger und nicht in Richtung höherer Spannung, als die typische TTL-HIGH-Pegelspannung ist, Strom liefern kann. Darum wirkt ein Widerstand von einem TTL-Ausgang in Richtung +5 VDC (+Ub) stets als Pullup-Widerstand, der die TTL-Ausgangspannung hochzieht. Genau das geschieht auch hier!

Wir erkennen, dass bei dieser einfachen Schaltung +Ub eindeutig auf +5 VDC liegen muss. Allgemeiner: Es muss die selbe geregelte Spannung sein, wie dies das vorgeschaltete TTL-IC als Speisung erhält. Genau die selben Überlegungen gelten, wenn anstelle längst antiquierter TTL-ICs, CMOS-ICs mit 5-VDC-Speisung zum Einsatz kommen. Selbstverständlich kann man vor Ue auch CMOS-Schaltungen, z.B. der MC14xxx- und CD4xxx-Familien, mit einem Bereich der Betriebsspannung von +3 VDC bis +15 VDC einsetzen, wenn +Ub auf die selbe Betriebsspannung gesetzt wird. R1 und R2 muss man entsprechend anpassen und diese Anpassung lautet bei CMOS ganz einfach: Man kann auf R1 verzichten, weil, wie bereits weiter oben angedeutet, CMOS-Ausgänge rail-to-rail-fähig sind, d.h. Spannungen von +Ub und GND liefern. Will man allerdings den Signal-Störsignal-Abstand nicht verschlechtern, empfiehlt sich auch hier R1 und R2 in der Weise, dass an Ue die Schaltschwelle etwa bei +Ub/2 vorliegt.

Die HIGH-Pegel-Spannung an Ue darf, bei entsprechender Dimensionierung von R1 und R2, sehr viel grösser sein als +Ub. Es empfiehlt sich dann zusätzlich Diode D, um eine unnötig hohe Basis-Emitter-Inversspannung an T zu vermeiden. Natürlich ist es ebenso erlaubt, wenn der LOW-Pegel an Ue negative Spannungswerte hat.

Man sieht als Andeutung noch eine Schaltung mit einem N-Kanal-JFET, einem Kondensator CF und einem Gate-Widerstand Rg, die von Ua gesteuert wird. Diese Andeutung zeigt, dass diese Schaltung in Teilbild 4.1 im Elektronik-Minikurs Steuerbares und steiles Tiefpassfilter in gleich vierfacher Ausführung vorkommt. Die Werte von R1 bis R3 sind relativ hochohmig, was für diese Anwendung richtig ist, weil es nur sehr langsame Schaltvorgänge sind. Braucht man höhere Schaltfrequenzen, bzw. steilere Schaltflanken, kann man diese Widerstände auch um mehr als einen Faktor 10 reduzieren. Wie schon weiter oben beschrieben, ein zu R2 parallel geschalteter Kondensator von etwa 100 pF neutralisiert die Wirkung der Miller-Kapazität zwischen Kollektor und Basis von T, was die Schaltung zusätzlich beschleunigt.

Die Schaltung in Teilbild 4.2 zeigt mit dem zusätzlichen Transistor T2 einen nichtinvertierenden Pegelwandler. Die Schaltung um T1 ist funktionell identisch mit der in Teilbild 4.1.



Logikpegelwandler mit ICs

Teilbild 5.1 zeigt einen Logikpegelwandler mit einem mittelschnellen Komparator, der preiswert und leicht erhältlich ist. Es ist der LM319, ursprünglich von National-Semiconductor und aktuell von Texas-Instruments, der gleich zwei Komparatoren in einem IC enthält. Mit Potmeter P1 wird am invertierenden Eingang des Komparator KO die Referenzspannung Ur eingestellt. Übersteigt die Spannung an Ue den Wert von Ur, schaltet Ua auf logisch HIGH. Im vorliegenden Beispiel auf +5 V. Da es ein Opencollector-Ausgang ist, benötigt es zwischen +5 VDC und Ua R2 als Pullup-Widerstand. Ohne R2 ist ein HIGH-Pegel am Ausgang nicht möglich. Die Anstiegs- und Abfallzeit der beiden Impulsflanken betragen etwa 100 ns. Ist die Frequenz eines zeitsymmetrischen Rechtecksignales (Tastgrad = 0.5) an Ua höher als etwa 1 MHz, muss man mit P1 an Ua den Tastgrad auf ebenfalls den Wert von 0.5 exakt abgleichen, sofern dies für die weiteren Anwendung notwendig ist. Einige der älteren SC-Filter-ICs verlangen dies als Taktsignal. Für wesentlich niedrige Frequenzen an Ue, kann P1 durch einen Spannungsteiler ersetzt werden. Hier noch die Schaltung des SC-Sinusgenerators mit dem externen Takteingang EXT-CLK.

Tastgrad oder Tastverhältnis: Was ist richtig? In früheren Pubilkationen liest man oft von Tastverältnis. Aktuell gilt der Begriff Tastgrad. Mehr dazu liest man im Wiki.

Teilbild 5.2: Ua wird nach Ue durch den Austuusch des invertieerenden und nichtinvertierenden Eingangs invertiert. Die maximal zulässige differenzielle Eingangssspannung beim LM319 richtet sich nicht nach der Betriebsspannung, sie beträgt gemäss Datenblatt 5 V. Dieser Spannungswert hat etwas mit der maximal zulässigen inversen Basis-Emitter-Spannung der integrierten NPN-Transistoren nach den Eingängen zu tun. In der vorliegenden Anwendung ist dieser Grenzwert allerdings unkritisch. Setzt man diese Schaltung jedoch für höhere Impulsspannungen ein, müssen zwei antiparalell geschaltete Dioden zwischen dem invertierenden und nichtinvertierenden Eingang geschaltet werden.

Ein paar Worte zu R1. R1 hat eine reine Schutzfunktion vor allfällig zu hohen Spannungen. Ursprünglich war ich der Auffassung, dass R1 betreffs maximaler Geschwindigkeit, so niederohmig wie möglich sein sollte. Das Experiment belehrte mich das Gegenteil. Ich vermute, dass dies damit zu tun hat, dass bei den Eingangs-NPN-Transistoren, wegen zu hohen Basisströmen Sättigungseffekte auftreten. Es zeigte sich, dass man leicht Widerstandswerte zwischen 10 und 100 k-Ohm einsetzen kann und trotzdem sind Frequenzen von mehr als 1 MHz möglich. Optimal zeigte sich ein Wert von etwa 5 bis 10 k-Ohm. Es ist aber wichtig, dass der Widerstand so nahe wie möglich an den Eingangsspin des LM319 verlötet wird, denn die parasitäre Kapazität sollte an dieser Stelle so niedrig wie möglich sein, damit keine unnötige Signaldämpfung, Ue/Ua-Phasenverschiebung und keine parasitär störende Rückkopplung (Oszillation) auftreten kann.

So, und jetzt wird's ein wenig exotisch. Ein so genannter Analog-Switch, wie z.B. der DG419, hat seine Pflicht dahin gehend zu erfüllen, dass er eine analoge Spannung schaltet, die sich innerhalb seiner Betriebsspannung aufhält. Pasta! Wer das nicht glaubt, dem empfehle ich den Elektronik-Minikurs Der analoge Schalter II. Dieser Elektronik-Minikurs hier zeigt, dass ein Analogswitch deutlich vielseitiger ist für unterschiedliche Anwendungen...

Wenn man jetzt zum ersten Mal etwas über diese so genannten Analog-Switches liest, empfehle ich den eben erwähnten Elektronik-Minikurs zum Studium. Übrigens, im Fachjargon heissen diese Analog-Switches auch MOSFET-Transmissions-Gates. Worum es dabei prinzipiell geht, erfährt man auch im Datenblatt eines der ältesten CMOS-Analog-Switches CD4066. Auf Seite 7-973 zeigt Figure 11 das Funktionsprinzip eines 4-kanaligen Analog-Multiplexer. Dazu die wichtigen Diagramme auf den folgenden zwei Seiten. Obwohl im Vergleich zur modernen Digital-Elektronik schon etwas betagt, erhältlich ist der CD4066 sicher bei Mouser-Electronics (Februar-2020).

Es gibt Analog-Switches welche nur ein- und ausschalten und es gibt solche die als Umschalter arbeiten. Das Umschalter-Symbol steht für zwei CMOS-Transmissions-Gates, wobei nur der eine oder der andere leitfähig geschaltet ist zur analogen Signalübertragung. Es kommt hier der DG419 von Maxim zum Einsatz.

Teilbild 6.1 zeigt wie ein Logikpegelwandler mit wenig Bauteilen realisiert werden kann. Genau genommen benötigt man nur den DG419 und sonst fast nichts. Die zusätzlichen Bauteile dienen lediglich der Funktionsstabilität und dem Schutz des IC. Das Dreiecksymbol nach dem Eingang IN (Pin 6) ist ein Logikpegelwandler im IC selbst. Dieser dient dazu, dass man am Eingang IN stets mit einem TTL-Signal oder mit einem sonstigen GND-bezogenen Pegel von >2.4 V als HIGH-Pegel fahren kann und dies unabhängig ob der DG419 ebenfalls unipolar zwischen +10 VDC und +30 VDC oder bipolar zwischen ±4.5 VDC und ±20 VDC gespeist wird.

Diese so genannte TTL-Kompatibilität vereinfacht die Steuerung sehr. Moderne Analog-Switches erfüllen in der Regel diese selbstverständliche Anforderung. Der Innenwiderstand des eingeschalteten MOSFET-Schalters beträgt durchschnittlich 35 Ohm. Durchschnittlich heisst hier, dass dieser Schalter-Widerstand abhängig ist von der Betriebsspannung und von der augenblicklichen Analogspannung die übertragen wird. Dies zu beschreiben ist zu aufwändig. Man beachte die entsprechenden Diagramme des DG419 auf Seite 5 im Datenblatt.

Überspannungsschutz: Das Widerstands-Dioden-Netzwerk aus R1, R2, D1 und D2 dient als Überspannungsschutz. Wenn die Spannung an IN (Pin 6) positiver oder negativer als ±Ub ist, fliesst ein Strom nach IN und dies kann leicht zu einem Latchup-Effekt (siehe Link zum Überspannungsschutz) führen. Dieser Effekt schliesst bekanntlich die Betriebspannung zwischen +Ub und -Ub kurz und bei genügend hohem Kurzschlussstrom verabschiedet sich das IC sehr schnell in die ewigen Elektronenjagdgründe. Dies würde geschehen ohne diesem R-D-Netzwerk.

Wer bekommt zuerst Betriebsspannung?: Nun könnte man denken, dass diese Massnahme übertrieben sei, denn schliesslich schaltet man den Eingang der Schaltung in Teilbild 6.1 an eine Impulsquelle mit einer definierten und stabilen Impulsspannung. Diese Überlegung ist zulässig, aber man muss sicher sein, dass diese Impulsquelle von der selben Betriebsspannung ±Ub gespeist wird. Arbeitet zuerst die externe Impulsquelle und sie liefert ihre Impulse an den Eingang IN und erst danach schaltet ±Ub für den DG419 ein, existiert während des Ansteigens von ±Ub am DG419 eine Überspannung an IN und der Latchup wird mit hoher Wahrscheinlichkeit ausgelöst.

Durch den Einsatz des R-D-Netzwerks begrenzt R1 den Strom, der entweder über D1 nach +Ub oder über D2 nach -Ub abfliesst. Über R2 kann maximal eine Diodenflussspannung von etwa ±0.7 V liegen. Im schlimmsten Fall könnte ein unerwünschter Strom von etwa 4 mA fliessen und 30 mA sind maximal zulässig. Die 1N914-Dioden erlauben maximal 75 mA.

Was zeigt uns Teilbild 6.2, das ein wiederholter Ausschnitt von Teilbild 6.1 ist, zusätzlich? Man kann den DG419 bis zu einer Spannung von ±20 VDC betreiben. Will man den DG419 trotzdem mit TTL-kompatiblen Impulsen steuern, muss man den Eingang VL (Pin 5) an eine Spannung von +5 VDC legen. Dazu genügt eine einfache Z-Dioden-Schaltung aus R4 und Z. Z mit einer Zenerspannung von typisch 5.1 VDC. Da der Eingang VL mit maximal 5 µA (siehe Datenblatt) extrem wenig Strom braucht, muss R4 relativ wenig Strom führen. Für eine normale Z-Diode benötigt es allerdings etwa 1 mA, damit die Zenerspannung im richtigen Arbeitspunkt liegt.

Bei z.B. ±Ub = ±15 VDC eignet sich für R4 ein Wert von 10 k-Ohm. Der zu Z parallel geschaltete Blockkondensator Ck - 100 nF Multilayer-Keramik - (auch an ±Ub) dient dazu, die Impedanzen im mittel- und hochfrequenten Bereich niedrig zu halten. Dies vermindert die HF-Störungsanfälligkeit. Die zwei Fragezeichen bei R4 bedeuten, dass der Wert des Widerstandes erst dann bestimmt werden kann, wenn ±Ub bestimmt ist.

Frequenzen: Im punktierten Rahmen hat es ein kleines Impulsdiagramm. Nebenstehend die Angaben der Anstiegs- und Abfallzeit von 50 ns bei ±5 VDC und 25 ns bei ±12 VDC. Dies kommt daher, weil bei der höheren Betriebsspannung die Gate-Source-Spannung höher und deshalb der Drain-Source-Widerstand beim eingeschalteten MOSFET niederohmiger ist. Dies wirkt sich natürlich auch auf die maximale Schaltfrequenz aus. Ein Experiment zeigt, dass bei ±5 VDC mit weniger als 2.5 MHz bereits das Ende der Fahnenstange erreicht ist. Bei ±12 VDC sind es etwa 3 MHz. Die maximale Frequenz ist nicht einfach nur von Steilheiten der Impulsflanken bestimmt. Nicht getestet habe ich den Einfluss von R1. Es ist also gut möglich, dass die maximale Frequenz höher ist bei niedrigerem R1, wobei jedoch die Schutzfunktion reduziert wird.



Impulsendstufe mit variablen Amplituden

Erweiternd zum Thema Logikpegelwandler mit einem elektronischen analogen Schalter (Analog-Switch) soll mit Bild 7 gezeigt werden, dass es möglich ist, mit geringem Aufwand eine Impulsendstufe mit variablen Amplituden zu realisieren. Bild 7 erweitert Bild 6 nur geringfügig. Die Betriebsspannung ±Ub wird hier auf ±15 VDC festgelegt, während die Spannung an den Schaltereingängen S2 und S1 mit P1 und P2 zwischen GND und etwa +13 VDC bzw. zwischen GND und etwa -13 VDC variabel einstellbar sind. Dies ermöglicht die getrennte Einstellung der positiven und negativen Impulsamplitude. Die beiden Opamp IC:B und IC:C - man kann auch ein Dual-Opamp (TL072) einsetzen - dienen als Impedanzwandler. Dadurch können fast beliebig hochohmige Potmeter für P1 und P2 eingesetzt werden. Eine BiFET-Opamp ist eingangsseitig sehr hochohmig.

R5 mit Ck und R6 mit Ck arbeiten als passive Entstör-Tiefpassfilter. Diese Filter, mit einer niedrigen Grenzfrequenz von etwa 16 Hz, vermeiden das parasitär kapazitive Einkoppeln von Störsignalen aus der Umgebung der Schaltung, - auch wirksam im untren 100-Hz-Bereich. Empfehlenswert, wenn die Leitungen zwischen den Potmetern und den Impedanzwandlern nicht gerade kurz und nicht abgeschirmt sind. C3 mit Ck und C4 mit Ck sind Optionen, wenn es wichtig ist, dass die mittel- und höherfrequente Impedanz an den Schaltereingängen besonders niederohmig ist. Dieser Aspekt ist nicht zu unterschätzen, wenn man Impulse im MHz-Bereich erzeugen will, denn gerade in diesem Frequenzbereich ist die Regelfähigkeit mittelschneller Opamp nicht mehr ausreichend genug. Darum sieht man vor den vorgeschlagenen Opamp-Typen TL071 ein ?-Zeichen. Es ist dem Anwender freigestellt schnellere Opamps einzusetzen, nur muss man dann darauf achten, dass diese unbedingt stabil bei Verstärkung 1 arbeiten, d.h. unitygain-stable sind.

Um den Analog-Switch nicht unnötig zu belasten, kann man zwischen dem Ausgang des DG419 (Pin 1) und Ua eine einfache Impedanzwandlerstufe mittels Klein-Leistungstransistoren schalten. Man kann z.B. einen BD139 als NPN- und einen BD140 als PNP-Transistor, oder wenn mehr Impulsleistung erwünscht ist, z.B. BD239 (NPN) und BD240 (PNP), einsetzen. Diese Schaltung funktioniert, aber ich weiss nicht wie sie sich im MHz-Bereich genau verhält. Ich habe dies nicht getestet. Dies bleibt der Experimentierfreude des Lesers überlassen.

Wozu benötigt es R3? Betrachten wir dazu den positiven Impuls. Wenn die steigende Impulsflanke aus den negativen Spannungswerten den GND-Pegel überschreitet, dann liefert der analoge Schalter über R3 den positiven Strom zu Ua und erst dann, wenn über R3 die Spannung einen Wert von etwa 0.7 V übersteigt, leitet T1 und dieser übernimmt hauptsächlich mit seinem Kollektor- und Emitterstrom den Impulsstrom. Die selbe Überlegung gilt für die negativen Impulse mit T2 und R3. Ohne R3 gäbe es, besonders im höheren Frequenzbereich, eine deutliche GND-Crossower-Verzerrung. R3 zieht aus dem DG419 einen maximalen Strom von etwa 3 mA, was das IC nicht nennenswert zusätzlich belastet. Je nach maximalem Impulsstrom an Ua muss man neben der sorgfältigen Wahl von T1 und T2 auch R3 anpassen. Bei sehr hohem Impulsstrom im Ampere-Bereich, sollte man für T1 und T2 Darlingtons in Erwägung ziehen. Man erkennt, dem Experimentierfreudigen bietet diese Schaltung in Bild 7 einiges an Anregung... :-)

Bild 8 zeigt die Erzeugung eines eines spannungssymmetrischen Impulses mit nur einem Potmeter. Diese Methode nennt man das Dual-Tracking-Prinzip und kam in einem Oldtimer-Spannungsregeler, dem MC1468 von Motorola, zum Einsatz. Dieses Prinzip kommt im Elektronik-Minikurs Sicherer ICs testen, ein Hochsicherheits-Netzteil in Bild 2 und 3 zur Anwendung. Will man wissen wie's genau funktioniert, lese man es dort.

Bild 9 informieret, wie die Stromaufnahme des DG419 bei hohen Schaltfrequenzen aussieht. Ich wählte beim Experimentieren die maximale Frequenz von 5 MHz. Es ist bekannt, dass CMOS-ICs praktisch keine Leistung verbrauchen, wenn kein Ausgang belastet wird. Das gilt aber nur für DC-Anwendungen oder bei relativ niedrigen Schaltfrequenzen. Bei hohen Frequenzen treten signifikante Schaltverluste auf, gegeben durch die endliche Steilheit der Schaltflanken der CMOS-Transistoren. Während des Umschaltvorganges sind beide Transistoren (MOSFETs) einer CMOS-Stufe für sehr kurze Zeit leitend und dies erzeugt einen mittleren Betriebsstrom, bzw. eine mittlere Betriebsleistung, welche durch Erwärmung des DG419 zum Ausdruck kommt. Leider gibt es im DG419-Datenblatt diesbezüglich kein Diagramm, was allerdings auch einleuchtet, weil der IC-Hersteller nicht damit rechnet, dass "verrückte Ideen" wie hier vorkommen, und ein Analog-Switcher wie der DG419 mit vielen MHz zu schalten. Es ist nicht gerade die übliche Betriebsart...

Bei einer Betriebsspannung ±Ub von beispielsweise ±12 VDC, fliesst bei 5 MHz ein Betriebsstrom Ib von 10 mA von +12 VDC nach -12 VDC. Es fliesst aber ebenso ein Strom Is durch den CMOS-Schalter von 15 mA, ebenfalls von +12 VDC nach -12 VDC, weil hier ±Us = ±Ub. Es fliesst also ein gesamter Strom von 25 mA und das bei einer Spannung von total 24 VDC, was im IC eine Verlustleistung von 600 mW erzeugt. Dabei ist an Ua noch keine Last angeschlossen! Die maximal zulässige Verlustleistung darf gemäss Datenblatt beim Dual-Inline-Package (DIP) 727 mW betragen.

Man sieht mit diesem praktischen Testbeispiel wo etwa die Grenzen der Anwendung liegen. Durch Reduktion der maximalen Frequenz und/oder der maximalen Betriebs- und Impulsspannung, reduziert sich die Verlustleistung, was der Impulsleistung an Ua zugute kommt, vor allem wenn keine Impedanzwandlerstufe eingesetzt wird. Wenn Is mehr als nur ein paar wenige mA beträgt, was mit dem Opamp TL071 (IC:B und IC:C in den Bildern 7 und 8) gerade noch bewerkstelligt werden kann, müssen diese Schaltungen mit Transistoren erweitert werden, wie dies Teilbild 9.3 andeutet.

Was bezweckt eigentlich R3 mit 100 Ohm am Ausgang? Bei den Analog-Switches mit CMOS-Schaltern gibt es, ganz ähnlich wie bei SC-Filtern, den sogenannten Ladungsinjektionseffekt. Dieser bewirkt bei SC-Filtern den Clockfeedthrough. Bei dieser Anwendung, sieht man bei höheren Frequenzen eine gewisse Verzerrung der Schaltflanken auf dem Oszilloskopen. Durch die Serieschaltung von R3 mit etwa 100 Ohm und einer (parasitären) Leitungskapazität von einigen 10 pF, wird dieser Effekt reduziert. Es ist ein passives Tiefpassfilter. Bei einer Leitungskapazizät von 50 pF resultiert eine Grenzfrequenz von 32 MHz.



Der umgekehrte Logikpegelwandler

Es kommt im praktischen Elektronikalltag auch vor, dass man aus bipolaren symmetrischen oder auch asymmetrischen Impulsspannungen unipolare erzeugen muss. Es ist gar nicht schwierig, die Schaltungen in den Bildern 2, 3, 5 und 6 so zu ändern, dass sie als umgekehrte Logikpegelwandler arbeiten. Bild 10 möge dabei etwas auf die Sprünge helfen...

Teilbild 10.1 entspricht praktisch der ersten Stufe von Teilbild 3.1. Ein Unterschied ist der, dass hier der Widerstand zwischen Basis und Emitter fehlt, weil eine gewisse Anpassung an die TTL-Logik nicht notwendig ist.

In Teilbild 10.1 gilt, dass die Schaltschwelle an Ue möglichst nahe beim GND-Pegel liegt, obwohl das, für den vorliegenden Zweck, nicht präzis sein muss. Es soll aber so sein, dass schon bei einer niedrigen positiven Spannung an Ue der Basisstrom bereits gross genug ist, um den Transistor T beim gegebenen Kollektorstrom so zu sättigen, dass die Kollektor-Emitter-Spannung bestenfalls noch etwa 100 mV beträgt. Wenn die Impulsflanke an Ue fällt, den GND-Pegel unterschreitet und Transistor T sicher öffnet, begrenzt Diode D die inverse Basis-Emitter-Spannung auf die Durchflussspannung von D mit etwa 0.7 V. Damit wird die Basis-Emitter-Strecke von T nicht unnötig strapaziert. Wozu C1 gut sein soll, ist in Bild 2 bereits erklärt.

Teilbild 10.2 erweitert Teilbild 10.1 in der Weise, dass der Impuls an Ua zu Ue nicht invertiert ist, und es bleibt dabei, dass der Quellwiderstand bei LOW-Pegel (GND) an Ua sehr niederohmig ist, weil der Transistor (T2) leitet. R3 ist viel grösser und hat keine praktische Auswirkung. Beim HIGH-Pegel (+Ub) entspricht der Quellwiderstand dem Wert von R3.

Transistor-Schaltungen kurz zusammengefasst: Bild 2 zeigt mit Teilbild 2.1 eine invertierende und mit Teilbild 2.2 eine nicht-invertierende Schaltung. Diese ist zusätzlich erweitert, dass bipolare Ausgangsspannungen Ua, wie z.B. ±5 V möglich sind. Verbindet man R5 mit GND anstatt mit -Ub, varriert Ua zwischen +Ub (+5V) und GND. Mit den gewählten Transistoren und entsprechender Dimensionierung mit C1, ist eine Rise-Time von 150 ns und eine Fall-Time von 50 ns möglich. Mit schnelleren Transistoren, z.B. 2N3904 (NPN) und 2N3906 (PNP) sind kürzere Zeiten möglich.

Bild 3 ist etwas anders realisiert. Die Ausgangstransistoren T3 (PNP 2N2905) in Teilbild 3.1 und T3 (NPN 2N3798) in Teilbild 3.2 erlauben einen grösseren Kollektorstrom. Dieser kann je nach Anwendung sehr nützlich sein. An Stelle von 2N2905 und 2N3798 kann man auch andere äquivalente Transistoren einsetzen. Bild 4 ist etwas speziell. Teilbild 4.1 ist Teil einer Anwendung für die Umschaltung der Grenzfrequenz eines OTA-Tiefpassfilters im Elektronik-Minikurs Steuerbares und steiles Tiefpassfilter.

Nochmals mit IC (Komparator): Die Komparatorschaltung in Teilbild 11.1 hat eine Ähnlichkeit mit der Schaltung in Bild 5. Was aber ist denn anders in Bild 11? Pin 3 ist mit GND verbunden. Damit stellt sich an Ua eine Impulsamplitude von +5V oder GND ein. Auf eine negative Betriebsspannung kann man verzichten. Da die Gleichtaktspannung bei diesem Komparator nicht bis auf GND (Spannung an Pin 6) zulässig ist, muss im Datenblatt diese Grenze ermittelt werden. Sie liegt bei etwa 1 V. D3 und D4 in Serie liefern eine dazu genügend präzise und niederohmige Referenzspannung Ur von etwa 1.3 VDC an invertierenden Eingang. Zwischen dem invertierenden und nichtinvertierend Eingang verhindern D1 und D2 wirksam, dass die Spannung zwischen den beiden Eingängen nicht zu gross werden kann. Da diese Spannung jedoch nicht grösser als einige 10 mV betragen muss, kann man anstelle von D1 und D2 auch einen Widerstand einsetzen, der mit R1 einen Spannungsteiler bildet. Die Schaltung, wie sie hier gezeigt wird, lässt eine maximale Frequenz von etwa 2 MHz zu. Durch Vertauschen der beiden Eingänge am Komparator erzielt man eine Impuls-Inversion von Ue nach Ua.

Teilbild 11.2 arbeitet mit dem Komparator LM339, der nicht so schnell schaltet wie der Komparator LM319. Der LM339 hat mit den PNP-Transistoren in der Eingangsstufe dafür eine andere sehr erfreuliche Eigenschaft. Die Eingangs-Gleichtaktspannung geht hinunter bis auf den GND-Pegel (Pin 12) und darum ist eine Referenzierung mit GND möglich (Pin 4). Die maximal zulässige Differenzspannung am Eingang wird nicht durch die Basis-Emitter-Durchbruchspannung der internen Eingangstransistoren bestimmt. Sie ist einzig durch die Betriebsspannung gegeben und darum braucht es zum Schutz keine antiparallel geschalteten Dioden zwischen den beiden Eingängen des LM339. Wenn an Ue Überspannungen (>+Ub) auftreten, eignet sich die Diodenschutz-Schaltung, wie dies Teilbild 6.1 zeigt, weil diese Schutzschaltung den Komparator nur im Bereich der Überspannung (>+Ub) und bei weniger als den GND-Pegel schützen muss. Wenn Ue innerhalb von +Ub und GND liegt, leiten die schützenden Dioden D1 und D2 nicht.



Logikpegelwandler mit CMOS-555-Timer

Es ist längst bekannt wie universell, speziell die CMOS-Version LMC555 und der TLC555, die Weiterentwicklung des weltberühmten bipolaren Vorgänger NE555 ist. Es begann alles mit der Erfindund des NE555 von Hans Camenzind. Mehr Informationen, speziell anwendungsorientiert, erfährt man hier:

Warum soll es nicht möglich sein, dass der LMC555 und der TLC555 es schafft auch als Logikpegelwandler aktiv zu sein. Bild 12 zeigt, dass es geht. Ja meine Güte, denkt der Leser, welch ein Aufwand! Schliesslich liest man weiter oben, mit welch geringem Aufwand mit Transistoren oder einem Komparator ein Logikpegelwandler realisiert werden kann. Stimmt alles, bleiben wir aber trotzdem bei der LMC-/TLC555-Version und betrachten diese Schaltung in Bild 12 einfach nur als ein Experiment. Es gibt manchmal auch Experimente, die man nicht verwenden kann oder will, aber ein daraus resultierender Heureka-Effekt kann eine neue Idee generieren, die man u.U. praktisch umsetzen kann. Alles dies schon erlebt...

Der LMC-/TLC555 arbeitet als Schmitt-Trigger. Als Grundlage kann man diese Schaltung verwenden. Diese Art von Schmitt-Trigger, in der Funktion als Ausschalt- oder Einschalt-Verzögerung, kommt in diesem Elektronik-Minikurs zur Geltung.

Die Schmitt-Trigger-Funktion hier ist identisch. Der einzige Unterschied besteht in der Beschaltung von Pin 5 (Control-Voltage-Input). Schaltet man Pin 5 an eine fixe niederohmige Spannungsquelle Ur (Referenzspannung), setzt dies die Funktion des IC-internen Widerstandes Rx ausser Betrieb. Der Ry/Rz-Spannungsteiler setzt den invertierenden Eingang des Komparators KB auf Ur/2. Die Schmitt-Trigger-Funktion hat eine konstante Hysterese zwischen Ur und Ur/2.

Überschreitet Ue die Spannung von Ur, liegt der Ausgang von KA auf LOW (GND), das RS-Flipflop (RS-FF) bekommt einen Reset und Ua liegt auf LOW. Unterschreitet Ue die Spannung von Ur/2, liegt der Ausgang von KB auf LOW. RS-FF wird gesetzt und Ua liegt auf HIGH (+Ub). Das Resulat davon ist, dass Ua invertiert ist zu Ue, wie dies das Diagramm 12.2 zeigt. Dieses Diagramm informiert auch zu allen Verzögerungszeiten, kurz zusammengefasst. Das Testsignal an Ue ist eine zeitsymmetrische TTL-Rechteckspannung (Tastgrad = 0.5). Man kann beim Experimentieren diese Spannung ändern und dazu die Einstellung der Referenzspannung mit dem Trimmpot TP anpassen.

Der Opamp OP arbeitet als Impedanzwandler mit Verstärkung 1. Ur ist einstellbar mit dem Trimmpoti TP mit z.B. 100 k-Ohm. Zwecks feiner Einstellung sollte man ein 10- oder besser 20-gängiges Trimmpoti einsetzen. Der parallel geschaltete Ck (Keramik) mit einer Kapazität von 100nF, dämpft allfälliges Rauschen und höherfrequente Störsignale. Mit diesem TP kann man an Ua den Tastgrad "t5/(t5+t6)" exakt auf 0.5 oder auf einen andern Wert einstellen. Diese Kalibrierung macht Sinn bei einer Taktfrequenz an Ue von mehr als etwa 100 kHz. Bei diesem Schaltvorgang an Ue sind nur Ry und Rz beteiligt, wie bereits weiter oben erklärt.

Den Open-Drain-Ausgang Ua' kann man auch einsetzen, z.B. mit einem Pullup-Widerstand, hier R1 mit 470 Ohm. Konstant an +Ub (+12 VDC) beträgt die Leistung von R1 300 mW. Je niedriger der Widerstand von R1, um so höher die Leistung, dafür um so steiler die ansteigende LOW-HIGH-Flanke t3. Hier mit etwa 50 ns. Diese relativ hohe Flankenzeit kommt durch das Aufladen der Ausgangskapazität des MOSFET T durch R1 zustande. Die HIGH-LOW-Flanke t4 ist mit mit etwa 10 ns deutlich steiler. Dies kommt davon, dass die Ausgangskapazität des MOSFET T durch den niederohmigen Drain-Source-Widerstand sehr schnell entladen wird. Der MOSFET T leitet dann, wenn Ua auf LOW (GND) liegt.

Für welche Anwendungen diese LMC-/TLC555-Schaltung, auch in erweiterter oder/und veränderter Form. einen Nutzen bringt, zeigt sich beim Leser. Falls eine interessante Idee "auftaucht", würde es mich mich interessieren.



Link-Sammlung

Thomas Schaerer, 03.09.2007 ; 07.08.2014 ; 14.02.2020