Der analoge Schalter II

 

Einleitung

Ich erinnere zuerst an den ersten Teil dieser Elektronik-Minikurs-Serie über analoge Schalter Der analoge Schalter I (der JFET) und wir schliessen zunächst das JFET-Thema mit einer zusätzlichen dynamischen Betrachtung ab. Danach thematisieren wir den integrierten Analogschalter, der mit einem sogenannten Transmissionsgate, bestehend aus einem N-Kanal- und einem P-Kanal-MOSFET, aufgebaut ist. Damit kommen wir dem Ziel der Switched-Capacitor-Filters (SC-Filter) ein Stück näher. Da wir auf dem Weg dorthin einiges über FETs und elektronische Schalter lernen, ist der Weg selbst ebenso ein Ziel. Wir folgen damit grundsätzlich einem modernen Paradigma, das u.a. im Buch "WENDEZEIT: Bausteine für ein neues Weltbild" von Fritjof Capra (ISBN: 3-502-19104-2) sehr gut zum Ausdruck kommt. Dies ist ein Buch das ich immer wieder gerne weiterempfehle.



JFET-Analogschalter: Hohe Schaltgeschwindigkeiten

Im ersten Teil dieser Elektronik-Minikurs-Serie wird mit den Bildern 7 bis 9 sukzessive gezeigt, welche Vorteile es hat, wenn sich zwei Schalter komplementär ergänzen. Ist der Schalter T1 im Signalpfad eingeschaltet, ist Schalter T2 offen, wodurch die Signalübertragung unbelastet bleibt. Umgekehrt, wenn T1 offen ist, ist T2 geschlossen, der dafür sorgt, dass an Ua die Referenz-GND-Spannung definiert ist und so kein zusätzlicher Widerstand R2 (siehe Bild 3 im ersten Teil) benötigt wird. Diese Schaltung hat den grossen Vorteil, dass sie auch für relativ hohe Frequenzen einsetzbar ist. Warum dies so ist, liest man im ersten Teil, den zu lesen zum Verständnis dieses Elektronik-Minikurses unbedingt nötig ist. Wir kommen jetzt zu Bild 1:

Es gibt aber noch einen andern wichtigen Aspekt: Die Schaltgeschwindigkeit. Wenn Teilbild 1.2 höhere Signalfrequenzen zulässt, gibt es noch einen andern nicht unwesentlichen Vorteil. Diese Schaltung lässt auch höhere Schaltfrequenzen als die in Teilbild 1.1 zu.

Teilbild 1.1: Wenn T eingeschaltet wird, ist die Leitung zum nichtinvertierenden Eingang des zweiten Opamps IC:B niederohmig geschaltet, weil RDSon von T niederohmig ist. Dies erst recht, weil im eingeschalteten Zustand von T ein geringer Gatestrom über R1 fliesst. Die parasitäre Kapazität Cp wird sehr schnell geladen. Wird T1 geöffnet, haben wir eine völlig andere Situation. Cp muss sich über R2 entladen und R2 muss, betreffs geringem Klirrfaktor, sehr viel hochohmiger sein als RDSon von T. Dies bedeutet eine wesentlich grössere Entladungszeit von Cp als Aufladungszeit. Für langsame Schaltanwendungen (z.B. Steuerung mittels mechanischem Schalter) sind diese Überlegungen irrelevant. Ganz anders jedoch bei schnellen Multiplexanwendungen, die hier jedoch nicht weiter thematisiert werden.

Es gibt noch eine andere Geschwindigkeitsbremse. Das ist der Gate-Vorwiderstand R1 in Teilbild 1.1, der relativ hochohmig ausgelegt werden kann. R1 wirkt mit der Gate-Source-Kapazität als Tiefpassfilter. Will man R1 jedoch reduzieren, erhöht man schnell einmal die DC-Offsetspannung an Ua. Wie es dazu kommt, ist ausführlich im ersten Teil beschrieben. So bleibt nichts anderes übrig, als auf den Vorteil des zusätzlichen Gatestromes zur Reduktion des RDSon zu verzichten und man schaltet, wie üblich, R1 zwischen Gate und Source, wie Teilbild 1.2 illustriert. Wenn die Kathode von D1 oder D2 an +Ub (positive Betriebsspannung der beiden Opamps) geschaltet ist, sperrt die Diode und das Gate von T1 oder T2 hat über R1 oder R2 Sourcepotenzial. R1 und R2 werden so niederohmig gewählt, dass beim Schliessen des FET die Gate-Source-Spannung auf der Gate-Source-Kapazität über R1 bzw. R2 rasch entladen werden kann. Wird die Kathode von D1 oder D2 an -Ub geschaltet, leitet die Diode und der Quellwiderstand von Q oder /Q bestimmt wie rasch die Gate-Source-Kapazität mit der negativen Sperr-Spannung geladen wird. Es gilt genaugenommen der Parallelwiderstandswert von R1 bzw. R2 und dem Quellwiderstand an Q bzw. /Q.

Bild 2 thematisiert die Steuerschaltung, wobei Teilbild 2.1 eine Kopie des Teilbildes 10.2 vom ersten Teil ist. Es ist einfach diese Schaltung betreffs Schaltgeschwindigkeit zu beschleunigen, in dem generell alle Widerstände, bei etwa gleichbleibenden Widerstandsverhältnissen, wesentlich veringert werden, wie Teilbild 2.2b illustriert. Man kann zur Verbesserung der Flankensteilheiten zusätzliche Kondensatoren Cn einfügen. Man erfasst dies am Besten empirisch. Die Erfahrungswerte liegen zwischen etwa zehn bis einigen 100 pF. Es eignen sich dazu kleine Keramikkondensatoren. Eine weitere Verbesserung bringt der Austausch mit schnelleren Schalttransistoren.

Weitere Angaben fehlen und es macht auch wenig Sinn, denn wie die Schaltung in Bild 2 illustriert, ist der Aufwand im Vergleich zu modernen integrierten Lösungen zu gross. Gerechtfertigt ist der Aufwand bei den diskreten Lösungen, wie die Bilder 7 und 9 im ersten Teil zeigen.



Das MOSFET-Transmissions-Gate

Teilbild 3.1 illustriert die Schaltung des sogenannten Transmissions-Gate und Teilbild 3.2 zeigt das dazugehörige Diagramm. Im Gegensatz zu einem logischen Gatter, z.B. einer Inverterschaltung für digitale Signale, wird beim Transmissions-Gate das Eingangssignal USIG nicht verstärkt. Es wird vom Eingang zum Ausgang passiv übertragen, wobei Ein- und Ausgang vertauschbar sind.

Ein Transmissions-Gate, der eigentliche Analogschalter, besteht zur Übertragung des analogen (auch digitalen) Signales aus einem P-Kanal- (T1) und aus einem N-Kanal-MOSFET (T2). Damit der Analogschalter USIG übertragen kann, also eingeschaltet ist, muss das Gate-Potenzial des N-Kanal-MOSFET (T2) auf positiver Betriebsspannung +Ub, und das Gate-Potenzial des P-Kanal-MOSFET (T1) auf negativer Betriebsspannung -Ub liegen.

Bei grosser positiver Eingangsspanung USIG veringert sich das Gate-Source-Potenzial von T2. Dadurch wird T2 hochohmiger. Dies spielt aber keine Rolle, weil gleichzeitig das Gate-Source-Potenzial von T1 negativer und dadurch niederohmiger wird. Teilbild 3.2 zeigt dies bei den Diagrammen von T1 und T2. Die Kombination aus PMOS und NMOS ergibt eine CMOS-Schaltung. Das Diagramm CMOS zeigt den resultierenden Transmissionswiderstand als Funktion der Signalspannung USIG, die jeden Wert zwischen +Ub und -Ub annehmen darf. IC:I symbolisiert einen Inverter, der ebenfalls aus einer CMOS-Stufe besteht, wie Teilbild 4.1 mit T3 und T4 illustriert:


Wir wissen jetzt, dass die Steuerspannung die Werte +Ub oder -Ub haben muss. Das ist dann lästig, wenn man mit logischen Signalen, z.B TTL- oder HCMOS-Logik schalten muss, die auf den GND-Pegel bezogen sind. Dafür gibt es allerdings Analogschalter mit sogenannten Logikpegel-Shiftern, auf die weiter unten eingegangen wird.

Die CMOS-Analogschalter in diesem Kapitel gibt es z.B. in der IC-Familie des MC14xxx (ON-Semiconductor) und CD4xxx (National Semiconductor). Diese Analogschalter haben keinen Logikpegel-Shifter. Man muss sie daher mit +Ub und -Ub ansteuern.



Der "Quad Analog Switch/Multiplexer" MC14066/CD4066

In diesem Kapitel interessiert uns dieser Vierfachschalter, vereinfacht illustriert in Bild 5. Die Pfeile deuten an, dass Ein- und Ausgänge vertauschbar sind, wie dies schliesslich auch für herkömmliche mechanische Schalter üblich ist. Zu diesem elektronischen Vierfachschalter einige Bemerkungen, die auch für andere elektronische CMOS-Schalter von Bedeutung sind:

Im Gegensatz zu einem mechanischen Schalter mit meist extrem niederohmigem Widerstand, trifft dies auf elekronische CMOS-Schalter nicht zu. Der Widerstand ist wesentlich höher und zu dem kommt, wie wir aus der Beschreibung zu Bild 3 bereits wissen, dass dieser Widerstand abhängig ist von der zu übertragenden Spannung und ebenso von der Betriebsspannung. Diese Eigenschaft kann zu erheblichen nichtlinearen Verzerrungen (Klirrfaktor) führen, wenn der Eingangswiderstand der nachfolgenden Schaltung zu niederohmig ist. Ist jedoch der Eingangswiderstand zu hoch, werden wegen der parasitären Kapazität des Schalters und der zugehörigen Leiterbahnen, hohe Frequenzanteile des Signales schlecht unterdrückt, wenn der Schalter offen ist, wie Teilbild 6.1 in Bild 6 illustriert:

In den Bildern 6, 8 und 9 hat es kleine Logiktabellen betreffs Steuereingänge. Hier sind die logischen Bezeichnungen für den HIGH-Pegel mit 1 und für den LOW-Pegel mit 0 angegeben. Bei Analog-Schaltern ohne Logikpegel-Shifter gilt für 1 stets die positive Betriebsspannung +Ub und für 0 entweder GND bei nur einer positiven Betriebsspannung oder -Ub für symmetrische Betriebsspannung ±Ub.

Teilbild 6.2 zeigt wie man beide Probleme mit dem Prinzip des T-Gliedes vermeiden kann. Liegt Us auf logisch LOW (-Ub), sind die beiden in Serie geschalteten Analogschalter ASW1 und ASW2 offen und ASW3 ist geschlossen. Dieser schliesst hochfrequente Signalanteile kurz, welche durch Cp (Teilbild 6.1) übertragen werden. Benötigt man bloss einen Ein/Aus-Schalter, kann man auf ASW2 verzichten. Er ist aber unabdingbar, wenn im ausgeschalteten Zustand eine andere Signalquelle die folgende Schaltung steuert. Diese Signalquelle würde ohne ASW2 durch ASW3 kurzschgeschlossen.

Um einen vollständigen T-Glied-Schalter zu realisieren, benötigt man exakt einen Vierfach-Analogschalter, wobei der vierte Schalter ASW4 als Logik-Inverter arbeitet. Widerstand R kann in einem weiten Bereich frei gewählt werden. Bei langsamen Umschaltvorgängen, darf dieser problemlos 10 M-Ohm sein, weil CMOS-Eingänge stets extrem hochohmig sind. Man muss sich genau überlegen, ob sich dies lohnt, weil die Folgeschaltung, wenn eingeschaltet, ein Mehrfaches des Stromes benötigen kann. Wenn der Schalter offen ist, ist ASW4 auch offen und durch R fliesst kein Strom.

Die Angelegenheit des elektronischen Schaltens und Umschaltens sind in bereits zwei andern Elektronik-Minikursen beschrieben und zwar in:



Das Transmissions-Gate des MC14066/CD4066 im Detail

Noch einmal zurück zum Transmissions-Gate. Das Transmissions-Gate selbst ist vereinfacht, aber funktionsgerecht dargestellt. Die vollständige Wiedergabe findet man im entsprechenden Datenblatt. Wer kein Datenbuch besitzt, wird u.a. mit Google im Internet fündig. Wir thematisieren hier kurz die Logikstufe, die auf die Steuerspannung Us folgt. Man erkennt mit INV1 und INV2 zwei Inverterstufen. Damit ist sichergestellt, dass beide Gatespannungen nicht direkt von Us abhängig sind.

Zunächst folgt auf den Eingang von Us ein Dioden-Widerstandsnetzwerk, dessen Zweck es ist, positive Überspannungen hauptsächlich über D1 und auch noch etwas über D3 in Richtung VDD (+Ub) abzuleiten. Bei negativer Überspannung erfolgt die Ableitung hauptsächlich über D2 und etwas über D4 in Richtung VSS (GND oder -Ub, je nach Art der Speisung).

Dem aufmerksamen Betrachter fällt natürlich sogleich der merkwürdige Widerstand mit zusätzlichem Strich und Diode auf. Bei der Herstellung von integrierten CMOS-ICs werden Widerstände oft selbst als Transmissions-Gates mit jeweils zwei MOSFETs realisiert. Da dessen Widerstandswerte jedoch e-feld-abhängig sind, die Andeutung mit dem Strich. Wenn die Genauigkeit des Widerstandswertes unkritisch ist, wendet man diese Methode an. Vor allem dann, wenn es um hohe Widerstandswerte geht, was hier jedoch mit 300 Ohm nicht zutrifft. Die Diode zwischen waagerechtem Strich und VDD deutet an, dass die Feldwirkung im Sperrbereich stattfindet (Diode D3 ist selbst Teil des Sperrbereiches). Wenn jedoch der Widerstand gegenüber VDD positiv vorgespannt ist (positive Überspannung), fliesst ein Strom durch D3 . Ein Beispiel mit hohem Widerstandswert, ausgeführt als Transmissions-Gate, liefert der Elektronik-Minikurs über PLL-Frequenzsynthese, wobei der integrierte CMOS-IC CD4046 und 74HC4046 thematisiert ist.


Der Latchup-Effekt

Für Quereinsteiger: Es gibt auch andere Elektronik-Minikurse welche etwas mit dem Latchup-Effekt zu tun haben. Um sich besser zu informieren, gibt es an geeigneter Stelle im Text einen Link zu diesem Unter-Kapitel hier, weil der Latchup-Effekt hier etwas genauer beschrieben ist. Damit man den folgenden Abschnitt versteht (es geht um ein IC-internes Dioden-Widerstandsnetzwerk), sollte man am Besten gleich mit dem Haupt-Kapitel "Das Transmissions-Gate des MC14066/CD4066 im Detail" beginnen.

Das Dioden-Widerstandsnetzwerk erfüllt noch einen andern Zweck. Auf Grund des technologischen Aufbaus von CMOS-Schaltkreisen entstehen, infolge vorhandener Sperrschichtstrukturen parasitäre, bipolare kreuzweise gekoppelte NPN- und PNP-Transistoren. Es sind eigentliche Tyristoren. Dieser unvermeidliche Effekt tritt bei allen bisher angewandten CMOS-Technologien aller CMOS-Hersteller auf. Entscheidend ist, unter welchen Bedingungen diese parasitären Thyristoren zünden. Ein einmal gezündeter Thyristor kann nur durch das Unterschreiten des Stromes unter seinen spezifischen Haltestrom abgeschaltet werden.

Übersteigt die Spannung an einem Anschluss (sowohl Ein- und Ausgang!) den vom Hersteller angegebenen Wert von VDD +0.5 V bzw. VSS -0.5 V, so ist grundsätzlich die Möglichkeit des Zündens dieses parasitären Thyristors gegeben. Das entscheidende Kriterium für den Latchup ist die Stromstärke, der im Anoden-Kathoden-Pfad des parasitären Thyristors auftritt. Dieser Pfad befindet sich zwischen VDD (+Ub) und VSS (GND oder -Ub). Überschreitet der Strom den Thyristorhaltestrom, so befindet sich der Thyristor im leitenden Zustand, und der Stromfluss, der Kurzschlussstrom von VDD nach VSS, wird nur durch den sehr niederohmigen inneren Widerstand begrenzt. In der Regel bedeutet dies für das IC den thermischen Tod, weil der Strom und somit die Verlustleistung sehr gross ist.

Ein Latchup-Effekt kann auch dann eintreten, wenn die Versorgungsspannung nur sehr kurzfristig ihren Maximalwert überschreitet. Der Einfluss von Störspannungen, die einen Latchup provozieren, ist stark abhängig vom Schaltkreistyp, sowie auch davon, ob diese Störspannung am Eingang, am Ausgang oder an der Versorgungsspannung des IC auftritt. Wird durch den Anwender gewährleistet - z.B. durch das Vorschalten eines externen Strombegrenzungswiderstandes - , dass in keinem Fall ein Strom von mehr als 10 mA an jedem Anschluss des ICs übersteigen kann, so wird ein irreversibler Latchup-Effekt vermieden. Aus diesem Grund empfiehlt der Hersteller der CMOS-IC-Familien MC14xxx und CD4xxx, innerhalb eines Schaltungskonzeptes Massnahmen zu treffen, die einen im Störfall aufretenden Strom auf 10 mA begrenzen. "Innerhalb eines Schaltungskonzeptes" schliesst Ein- und Ausgänge von CMOS-Schaltungen, welche z.B. mit der Umwelt interagieren (Sensor- und Steuersignale) mit ein. Unter diesen Betriebsbedingungen kann ein zerstörungsfreier Betrieb gewährleistet werden, sofern die spezifizierte maximale Verlustleistung generell nicht überschritten wird.

Noch einmal zurück zu Bild 7. Wenn Us die Spannung von VDD oder VSS um die Diodenflussspannung von etwa 0.6 V oder -0.6 V überschreitet, leitet D1 oder D2. Bei der Entladung einer elektrostatischen Aufladung, kann der Strom sehr kurzzeitig sehr gross sein. Dadurch kann die Diodenflussspannung über D1 oder D2 den typischen Wert von 0.6 V massiv überschreiten. Mehr als 1 V ist keine Seltenheit. Die Auswirkung dieser Überspannung, die mit Sicherheit einen Latchup-Effekt bewirken würde, verhindert R mit einem Widerstand von 300 Ohm und den Dioden D3 bzw. D4. Die Gate-Suorce-Schwellenspannung des parasitären Thyristors hat den selben typischen Wert wie die Schwellenspannungen von Silizium-Dioden. Damit jedoch dieser Thyristor zünden kann, muss durch R noch genügend Strom fliessen können und dies wird nur schwer ereicht, weil der Spannungsabfall über R zu gering ist. Daher kann man davon ausgehen, dass ein solches Dioden-Widerstandsnetzwerk ein guter Schutz gegen Latchup an einem CMOS-Eingang ist. Anstelle eines Latchups ist es mindest so wahrscheinlich, dass eine der beiden Schutzdioden D1 oder D2 beim Auftreten einer Überspannung zerstört wird, wenn der Stromimpuls, bzw. Energieimpuls, dabei zu hoch ist. D1 oder D2 würden nach einem zu hohen Spitzenstrom kurzschliessen und das IC wäre nicht mehr zu gebrauchen. Wenn mit solchen Extremzuständen an Eingängen zu rechnen ist, müssen weitere Massnahmen getroffen werden, so wie sie z.B. im folgenden Elektronik-Minikurs beschrieben sind:



Ein paar wichtige technische Informationen

Die Betriebsspannung beträgt wie bei allen CMOS-ICs der MC14xxx- und CD4xxx-Familie zwischen 3 VDC und 15 VDC (Absolute Maximum Rating = 18 VDC). Je höher die Betriebsspannung ist, um so niederohmiger ist RDSon der eingeschalteten MOSFETs. Eine hohe Betriebsspannung wirkt sich deshalb auch günstig auf hohe Schaltgeschwindigkeiten, aber auch auf die Störimmunität aus, weil der Signal-Störsignal-Abstand etwa 45 % der Betriebsspannung beträgt. (Um dies genau zu erfahren, muss man das Datenblatt konsultieren.)

Dies bedeutet, wenn z.B. der Eingang eines Inverters oder Gatters auf logisch LOW liegt, dann darf die Störspannung um 45 % ansteigen, ohne dass sich dies auf den Ausgang des Gatters oder Inverters auswirkt. Es gilt ebenso das Umgekehrte, wenn der Eingang auf logisch HIGH liegt. Die Wahrscheinlichkeit einer wirksamen Störung ist nichtlinear proportional zum Signal-Störsignal-Abstand. Eine Erhöhung der Betriebsspannung wirkt sich auf die Verminderung der Störwahrscheinlichkeit potenziell aus. Die Zahl selbst weiss ich nicht (mehr) und ich wurde leider auch nirgends mehr fündig. Man darf es mit der hohen Betriebsspannung aber nicht übertreiben, weil die statistische Lebensdauer in der Nähe der Maximalspannung von 18 VDC drastisch abnimmt. Bei 15 oder 16 VDC tritt dieser Effekt jedoch noch nicht spürbar auf. Dies habe ich bisher in keinem Daten- oder Applikationsbuch gelesen. Ich weiss solches von einem Seminar über CMOS-Schaltkreise.

CMOS-Schaltungen haben keinen Stromverbrauch, solange an keinem Ausgang Strom fliesst und keine Taktfrequenz ein CMOS-Teil schaltet. Es fliesst nur ein unbedeutender Leckstrom im 10nA-Bereich bei Raumtemperatur. Sobald jedoch Taktfrequenzen im Spiel sind, steigt der Stromverbrauch taktfrequenzabhängig. Mehr dazu steht im entsprechenden Datenblatt.

Aus Bild 3 wissen wir, dass der Widerstand RDSon des Transmissions-Gate abhängig ist von der Signalspannung. Diese Abhängigkeit besteht aber auch von der Betriebsspannung. Je höher diese ist, um so geringer wirkt sich die Signalspannung aus, welche die selbe relative Aussteuerung zur Betriebsspannung hat. Man konsultiere dazu ebenso das Datenblatt des MC14066/CD4066 oder aber für Lernzwecke ebenso gut das eines völlig andern CMOS-Analogschalters einer andern CMOS-Familie, bzw. andern Fabrikates. Die Grundprinzipien bleiben die selben. Die On-Widerstandswerte beim MC14066/CD4066 und ebenso der familienzugehörigen Multiplxer- und Demultiplexer-ICs, liegen in der Grössenordnung von typisch 250 Ohm bei einer Betriebsspannung von 5 VDC, typisch 120 Ohm bei 10 VDC und typisch 80 Ohm bei 15 VDC. Das Widerstands-Matching innerhalb des selben IC beträgt typisch 25 Ohm bei 5 VDC und typisch 10 Ohm bei 10 VDC umd mehr. Andere modernere Analogschalter haben wesentlich niedrigere Widerstandswerte und ein geringeres Matching. Im nachfolgenden Kapitel "Drei moderne Analogschalter mit Pegelschifter" wird dies u.a. thematisiert.

Die hier beschriebenen Analogschalter haben eine Frequenzbandbreite von typisch 65 MHz bei einer Lastkapazität von 50 pF, Lastwiderstand von 1 k-Ohm (was für einen niedrigen Klirrfaktor allerdings zu niedrig ist!), einer Signalspannung von 5 Vpp und einer Betriebsspannung von 10 VDC, wobei diese natürlich auch symmetrisch mit ± 5 VDC realisiert sein kann.

Wie jeder Widerstand, rauscht auch RDSon eines Analogschalters. Dieser wird beim MC14066/CD4066 mit 12 nV/Hz0.5 angegeben. Dies zeigt uns, dass solche Analogschalter zum Schalten von sehr kleinen analogen Spannungen, wie Mikrofonpegel, ungeeignet sind. Wenn solch kleine Signalspannungen geschaltet werden müssen, eignen sich eher kleine DIL-Reedrelais.



Drei moderne Analogschalter mit Logikpegel-Shifter

Moderne Analogschalter und (De-)Multiplexer haben wesentlich bessere Eigenschaften als diejenigen der traditionsreichen älteren CMOS-Familie MC14xxx/CD4xxx, wie z.B. drastisch niedrigeres RDSon, besseres Matching dieser Widerstände innerhalb eines IC und die Steuereingänge haben sogenannte Logikpegel-Shifter. Es gibt moderne CMOS-Schalter für niedrige Betriebsspannungen von 3.3 VDC und solche für mehr als 40 VDC. Diese eignen sich ganz speziell für Signalanwendungen wo eine besonders hohe Dynamik wichtig ist. Dieses Kapitel widmet sich solchen analogen CMOS-Schaltern vom Hersteller MAXIM.

Bild 8 zeigt drei gut bekannte analoge CMOS-Schalter von MAXIM, den DG417, DG418 und DG419. Das Dreieck symbolisiert jeweils den Logikpegel-Shifter. Dieser sorgt dafür, dass der Steuereingang IN, unabhängig von der Betriebsspannung, TTL-kompatibel ist, sofern VL auf +5 VDC liegt. Eine Eingangsspannung an IN von weniger als 0.8 V wird als LOW-Pegel und eine von mehr als 2.4 V als HIGH-Pegel interpretiert. RDSon ist mit typisch 20 Ohm - für Signalanwendungen - sehr niederohmig. Alle drei ICs sind bei Farnell erhältlich (Stand: 2005).

Teilbild 8.1 zeigt die invertierende Version, den DG417. Ist IN auf LOW-Pegel, ist die Schalterstrecke D-S eingeschaltet. Teilbild 8.2 zeigt den DG418, der bei HIGH-Pegel eingeschaltet ist und Teilbild 8.3 den DG419, der als Umschalter arbeitet.

Bild 9 fokussiert den Steuerteil. Ausgewählt dazu wurde die IC-Version DG418. Die Angaben, ausser die der kleinen Logiktabelle, gelten auch für die andern beiden IC-Versionen. Manchmal kommt es vor, dass man in einem analogen System nur die Speisung für die Opamps und für die weiteren analogen ICs braucht und dies sind oft ±12 VDC oder ±15 VDC. Wenn die Steuerspannung nicht TTL-kompatibel sein muss, kann man die Betriebsspannung VL für den Steuereingang mit V+ verbinden. Der HIGH-Pegel am Steuereingang IN entspricht dann ebenfalls der Spannung von V+, also z.B. +12 V oder + 15 V, wobei der LOW-Pegel dem GND entspricht, auch dann wenn V- negativ ist.

Wenn man jedoch TTL-kompatibel steuern will, dann muss VL mit +5 VDC betrieben werden, wobei der Stromverbrauch typisch weit unter 1 µA ist. Benötigt man die 5VDC-Speisung nur gerade für solche Analogschalter, wobei dies auch sehr viele sein können, genügt eine simple Z-Diodenstabilisierung, wie die Schaltung mit R, Z, C1 und C2 illustriert. Der Elko C1 sorgt für eine niedrige Impedanz im mittleren Frequenzbereich und C2 als Keramik-Kondensator, in der Nähe des IC angeordnet, unterdrückt allfällige Schalttransienten. C1 und C2 sind Empfehlungen von mir, sie sind gemäss Datenblatt nicht zwingend notwendig.



DG419 im praktischen Einsatz

Bild 10 ist ein Ausschnitt eines grösseren analogen Systems zur achtkanaligen Messung von elektromyographischen Signalen (EMG). IC:D (ISO121) ist ein Trennverstärker nach dem kapazitiven Kopplungsprinzip, der den linken vom rechten Schaltungsteil galvanisch trennt. Dies ist für den Probanden- oder Patientenschutz zwingend nötig. Die vorgestellte Schaltung ist nur gerade das Mittelteil. Vor IN kommt der Vorverstärker und nach OUT folgen diverse Filter und weitere Einheiten und zuletzt der Computer mit eingebautem mehrkanaligen AD-Wandler. Diese Teile werden hier nicht thematisiert und sind auch nicht Gegenstand von allfälligen Leseranfragen. Es geht hier bloss um ein praktisches Beispiel im Einsatz des Analogumschalters DG419.

Der Kippschalter IN ermöglicht das Ein- und Ausschalten des analogen Signales IN in Richtung IC:D. Dies erfolgt mit der Betriebsspannung des analogen Systems, weshalb hier VL mit V+ beim IC:C (DG419) verbunden ist. Wenn Schalter IN offen ist, zieht der Pullup-Widerstand R8 den Steuereingang auf +12 Vx und das Eingangssignal ist zum IC:D unterbrochen. Da der DG419 ein Umschalter ist, wird der Signal-Eingang des IC:D über R6 auf GND gelegt. Dies sorgt dafür, dass keine Übersprecheffekte von andern Kanälen auf diesen wirksam sein können. C2 dient der Unterdrückung allfälliger Störungen auf der Leitung vom Schalter IN.

IC:A ist ebenfalls ein DG419. Er dient der Verstärkungsumschaltung des Opamp IC:B zwischen einem Faktor von 1 oder 10. Diese Steuerung folgt - wenn man dies will- vom Computer, der letztlich der Signalverarbeitung dient. Damit ist im kleinen Rahmen ein automatischer Pegelausgleich möglich, der dazu beiträgt Übersteuerungen zu vermeiden. Die Steuerung erfolgt über den Lowpower-MOSFET T3, Optokoppler IC:E mit extraweitem Beinchenabstand (!) und dem Analogschalter DG419 (IC:A). Die Verstärkung ist dann 10, wenn der Logikeingang GAIN HIGH-Pegel hat. Dabei leuchtet die LED "GAIN 10". R11, parallel zur LED, dient dafür, dass IC:A mit der vollen Betriebsspannung gesteuert wird, wenn der Ausgangstransistor des Optokopplers offen ist.

Die Angaben der Betriebsspannungen mit x (extendet) weisen darauf hin, dass dies eine hochisolierte Betriebsspannung mit speziellem Netzteil ist. Die GND-Symbole auf der isolierten Seite deuten ebenfalls klar darauf hin, dass zwischen diesem GND und dem GND auf der rechten Seite keine galvanische Verbindung besteht und die selben hohen Isolationskriterien wie bei IC:D zu gelten haben.

Der ISO121 wird seit einigen Jahren nicht mehr hergestellt. Dies motivierte mich zur Entwicklung einer Alternative mit dem linearen Optokoppler HCNR200 von der Firma AVAGO. Eine wesentlich preisgünstigere Lösung. Mehr dazu liest man hier:



Thomas Schaerer, 23.05.2003 ; 14.12.2003 ; 27.02.2006 ; 18.02.2013 ; 31.07.2017