TTL-CMOS-Converter
- Elektronik-Minikurse: Inhaltsverzeichnis WICHTIG: Diverse technische Infos
- Elektronik-Minikurse: Philosophie (Sinn, Vorwissen, Praxisbezug)
- Hilfe bei Leserfragen. (WICHTIG: Unbedingt zur Kenntnis nehmen!)
- Simulieren und Experimentieren, ein Vorwort von Jochen Zilg
- Autor: Thomas Schaerer Opamp-Buch Timer555-Buch
Einleitung
Dieser Elektronik-Minikurs zeigt einerseits was man tun kann, wenn man
alte Digitaltechnik in TTL mit CMOS kombinieren will und anderseits gibt
es dem heutigen Azubi und Studierenden im Bereich der Elektrotechnik
einen gewissen Einblick in eine Digitaltechnik, die vor dem Aufkommen
der CMOS-Technologie hochaktuell war. Wenn jemand sich dafür speziell
interessiert, gibt es auch Grundlegendes im Elektronik-Kompendium (das
ELKO) unter
Digitaltechnik
und speziell
Schaltkreisfamilien.
In den Zeiten als man digitale Schaltungen mit TTL-ICs realisierte,
hatte man für den Test einen Impulsgenerator mit ausreichend hoher
einstellbaren maximalen Frequenz, sowie einstellbare Impulsamplitude und
einstellbarem Tastgrad. Oder man hatte einen Funktionsgenerator, der
dies auch kann und zusätzlich noch Sinus- und Dreieckspannungen erzeugte
für Tests an analogen Schaltungen. Solche Geräte waren damals teuer und
deshalb musste man sich gut überlegen, ob es sich nicht lohnt für ein
Test- oder Praktikumlabor eigene kleine Impulsgeneratoren in einfacher
Ausführung zu realisieren, die einzig dem Zweck dienen, TTL-Schaltungen
zu testen oder demonstrieren. Es geht dabei um das Taktsignal, den
Clock. Oft genügte eine maximale Frequenz von 1 MHz.
Oder es gab die Situation, dass man zum Testen analoger Schaltungen
genügend Sinusgeneratoren (z.B. beliebte Produkte von General-Radio)
hatte, jedoch gab es nur ein paar wenige Impulsgeneratoren, die es auf
nur wenige 100 kHz brachten. Wollte man analog/digitale Mix-Schaltungen
testen, genügte der Sinusgenerator, aber der Impulsgenerator nicht. Also
war die Situation klar, man baute kleine TTL-Taktgeneratoren mit
entsprechend geringem Aufwand. Dafür genügten in der Regel am Ausgang
zeitsymmetrische Rechteckspannungen mit einem Tastgrad von 0.5. Wichtig
sind einzig genügend steile Impulsflanken. Solche Generatoren
bezeichnete man auch Square-Waver.
Als 1980 das Jahrzehnt des CMOS begann (Proklamation von MOTOROLA)
änderte sich allmählich die Szene. Es kamen digitale CMOS-Schaltkreise,
je länger desto häufiger, zum Einsatz. Diese haben den immensen Vorteil
sehr sparsam zu sein, weil CMOS-Schaltreise im taktfreien Zustand, je
nach Beschaltung, praktisch keine Leistung benötigen. Die Leistung ist
nur noch abhängig von der Taktfrequenz. Es entstanden auch analoge
CMOS-Schalter, die von der digitalen CMOS-Logik gesteuert werden. Damit
man für den Test solcher Schaltungen die sebst gebauten einfachen
Impulsgeneratoren weiterhin benutzen konnte, baute man so genannte
TTL-CMOS-Converter, welche den Pegel von TTL nach CMOS anpassen.
Der folgende Inhalt ist in doppeltem Sinne nützlich. Die Schaltungen
sind geprüft und anwendbar, wobei die letzte Schaltung mit der diskreten
Eingangsstufe, nur auf einem Testboard geprüft wurde. Diese Schaltung
vermeidet eingangsseitig ein TTL-IC, die es in absehbarer Zeit kaum noch
geben wird. Das gilt verzögernd allerdings ebenso für die CMOS-Familien
CD4xxxx und MC14xxxx, mit dem damaligen Vorteil, dass diese
einsatzfähig sind bis zu einer maximalen Betriebsspannung von 15 VDC.
Obwohl diese CMOS-Bausteine, wenn auch nicht alle Typen, noch lange
erhältlich sein werden, liegt der Fokus doch klar in stets niederigerer
Betriebsspannung bei noch höheren Taktfrequenzen.
Damit kommen wir zum zweiten Sinn. Aus dem Inhalt lernen
Elektronik-Azubis, sowie die Studierenden im Bereich der
Elektrotechnik, die praxisorientierte Realisierung einer digitalen
Schaltung, die aus einem diskreten und einem integrierten Teil besteht.
So etwas lässt sich mit genügend erworbenen Kenntnissen leicht umsetzen
für andere Anwendungen. In Verbindung mit einem bereits bestehenden
Elektronik-Minikurs lernt man was der Miller-Effekt ist. Ohne Kenntnisse
davon, kann man keine schnelle diskrete Schaltung mit Transistoren (BJT
oder FET) mit steilen Schaltflanken realisieren, in welchem Zusammenhang
diese Schaltung in einem Projekt auch vorkommt.
TTL-CMOS-Converter - das Prinzip
Teilbild 1.1 ist die TTL-Ausgangsstufe einer externen TTL-Schaltung.
Dies kann, wie in der Einleitung erwähnt, ein TTL-Taktgenerator sein.
Mit 'Eingangsstufe' ist die Schaltung vor der Endstufe aus R, T1, D und
T2 zu verstehen, die uns hier aber nicht weiter interessiert. Diese
typische TTL-Ausgangsstufe ist hier wichtig. Sie zeigt, dass der
HIGH-Pegel nie dem Wert von +Ub (5 VDC) entsprechen kann. Wenn TTL-OUT
im Zustand von HIGH ist, leitet T2 nicht. Ist dabei TTL-OUT in Richtung
GND unbelastet, fliesst kein Strom durch R. Liegt die T1-Basis möglichst
nahe bei 5 V (+Ub), muss man die Basis-Emitter-Spannung von T1 und die
Diodenflussspannung von D, mit je etwa 0.7 VDC, subtrahieren. Es bleiben
an TTL-OUT gerade noch 3.6 V. In der Realität ist diese HIGH-Spannung
etwas niedriger. Der HIGH-Logikpegel ist mit mindestens 2.4 V
garantiert, weil der Eingang einer nachfolgenden TTL-Schaltung
mindestens 2 V für den HIGH-Pegel beträgt. Damit TTL-OUT im
HIGH-Pegel-Zustand nicht weniger als 2.4 V hat, darf eine
Widerstandslast zwischen TTL-OUT und GND nicht niedriger sein als 200
Ohm. Dies nur nebenbei erwähnt, weil es einen solchen Widerstand in
Regel gar nicht gibt.
TTL-OUT von Teilbild 1.1 führt zu TTL-IN des TTL-COMOS-Converter
(Teilbild 1.2). Dieser Converter benötigt zwei Betriebsspannungen. +Ub1
mit ebenfalls 5 VDC speist die interne TTL-Schaltung und +Ub2 speist die
darauf folgende interne CMOS-Schaltung, deren CMOS-Ausgangsstufe in
Teilbild 1.3 dargestellt ist. +Ub2 kann fix oder variabel sein, abhängig
davon mit welcher Betriebsspannung die CMOS-Schaltung arbeiten soll.
Typische Werte sind ebenfalls 5 VDC für HCMOS (74HC(T)xxxx) und 12 VDC
für CMOS (CD4xxxx, MC14xxxx). Während die TTL-Ausgangsstufe extern ist,
ist die CMOS-Ausgangsstufe intern im TTL-CMOS-Converter.
Wenn +Ub2 im Minimum etwas grösser ist als +Ub1, genügt eine
Betriebsspannungsquelle. Ist +Ub2 deutlich höher als +Ub1, dann erst
recht. Mehr dazu ab Bild 2. +Ub1 und +Ub2 haben einen gemeinsamen GND.
Dieser GND ist natürlich auch mit dem GND der externen Taktquelle
(Teilbild 1.1) verbunden und ebenso der gemeinsame GND des
TTL-COMOS-Converter mit dem GND der nachfolgenden CMOS-Schaltung
angschlossen an CMOS-OUT.
TTL-CMOS-Converter (anno 1979)
Die Eingangsstufe IC:A besteht aus dem Open-Collector-Inverter des
TTL-IC SN7406
der längst nicht mehr produziert wird. Zum Einsatz kommt nur ein
Inverter. Die restlichen fünf bleiben ungenutzt. Im Gegensatz zu
CMOS-Eingängen, müssen unbenutzte TTL-Eingänge nicht zwingend auf GND
oder +Ub (hier +Ub1) fixiert werden. Die Diode D4 an TTL-IN schützt den
Inverter vor einem positiven Überspannungsimpuls, z.B. durch eine extern
einwirkende elektrostatische Entladung. Die Ableitung erfolgt über D4
nach +Ub1, identisch mit Uz der Z-Diode 5V1.
Teilbild 2.1, zeigt ein Teil einer TTL-Eingangsstufe mit der
integrierten Diode D, die dafür sorgt, dass ein negativer
Spannungsimpuls, der grösser ist als die Diodenfluss-Spannung von D
keine schädliche Auswirkung hat. Diese negative Spannung wird durch D
nach GND abgeleitet. Diese Teilschaltung zeigt auch, dass eine
TTL-Eingangsstufe nur dann ein Eingangsstrom verursacht, wenn der
Eingang auf logisch LOW (GND-Pegel) gesetzt ist. Der Strom fliesst dann
von +Ub1 (5 VDC) durch R und T (Basis->Emitter) nach GND. Bei logisch
HIGH am Eingang gibt es keinen nennenswerten Stromfluss.
Zur Speisung des TTL-Inverters IC:A mit 5 VDC genügt eine einfache
Zenerdiode mit passivem "Zugemüse". TTL-Schaltungen sind berühmt, dass
sie auch im Ruhezustand viel Strom, bzw. Leistung benötigen. Der SN7406
benötigt für seine sechs Open-Collector-Inverter ein Strom von typisch
30 mA, bzw. eine Leistung von 150 mW. Diese 30 mA sind unabhängig von
+Ub, wegen der stabilisierenden Funktion der Zenerdiode Z. Der Strom
durch Z Iz ergibt sich aus dem Strom durch die parallel geschalteten
Widerstände R3 und R4 minus diese 30 mA durch IC:A. Wenn +Ub = 15 VDC
(das ist der oberste Limit für diese CMOS-Familie), beträgt der Strom
durch die Zenerdiode Iz 44 mA mit einer Leistung von 220 mW. Man kann
gerade noch eine Zenerdiode mit einer Maximalleistung von 1/4 Watt
einsetzen. Da es sich für die CMOS-ICs CDxxxx- und MCxxxx betreffs
Lebensdauer empfiehlt, nicht mehr als 12 VDC zu speisen, reduziert sich
der maximale Zenerdioden-Strom Iz auf 22 mA mit einer Leistung von nur
110 mW. Bei +Ub = 15 VDC beträgt die Verlustleistung über den
Parallelwiderstände R3 und R4 total 0.74W. Bei +Ub = 12 VDC sind es
0.36W. Man kann an Stelle von R3 und R4 auch ein 1-Watt-Widerstand mit
120 Ohm einsetzen. Die Verlustleistung bei +Ub = 15 VDC bleibt mit 0.83
W immer noch unter der 1-W-Grenze. 1/2-Watt-Widerstände hat man
allerdings eher in der Reserve, ob im Labor oder Bastelraum...
Diode D1 schützt die Schaltung vor falscher Polung der Betriebsspannung.
Falls dieses Risiko nicht besteht, kann man auf D1 verzichten. Eine
1N4002 erträgt einen Dauerstrom von 1 A im Kurzschlussfall. Dies macht
kein Problem, wenn ein Netzgerät mit einstellbarer Strombegrenzung zum
Einsatz kommt. Alternativ kann man auch eine passende Schottky-Diode in
Serie zu +Ub schalten. Die Betriebsspannung für IC:B reduziert sich
dabei um etwa 0.4 VDC.
Der Pullup-Widerstand R2 muss relativ niederohmig sein, damit die
Flankensteilheit nicht wesentlich leidet. 1 k-Ohm (R2) eignet sich hier.
Die parasitäre Kapazität zwischen der Leiterbahn vom Ausgang des
TTL-Inverters zu den CMOS-Eingängen gegenüber GND und andern
Leiterbahnen, sollte man durch nicht zu geringen Abstand niedrig halten.
Der Open-Collector-Strom des Inverters (IC:A) ergibt sich aus +Ub
geteilt durch R2. Bei +Ub = 15 VDC sind es 15 mA. Das entspricht einer
Leistung von 225 mW. Bei 12 VDC sind es nur 144 mW. Ein
1/4-Watt-Widerstand ist ausreichend.
Die CMOS-Stufe besteht aus vier parallel geschalteten NAND-Gattern des
CD4011B
oder MC14011B. Mit CMOS darf man etwas tun, das bei TTL verboten ist.
Die Parallelschaltung von Gattern und auch Invertern. Die beiden Dioden
D3 und D4 schützen den CMOS-Ausgang vor Überspannungsimpulsen, wie sie
durch elektrostatische Entladungen entstehen, durch Stromableitung nach
+Ub und GND. Ohne diesen Schutz, könnte es bei diesem Störfall leicht zu
einem Latchup-Effekt kommen, der IC:B durch Kurzschluss zwischen +Ub und
GND blitzartig zerstört. Mehr zu diesem Thema liest man im Kapitel
"Der Latchup-Effekt" im Elektronik-Minikurs
Der analoge Schalter II.
Welche praktische Möglichkeiten sich bieten, wenn man CMOS-Inverters
parallel schaltet, zeigen diese Elektronik-Minikurse:
- Positive und negative Zusatzspannung aus Gleichspannung
- Akku-Betriebsspannung-Abschaltverzögerung... (Bilder 4 und 5)
Bild 3 zeigt den TTL-CMOS-Converter von Bild 2 als Block mit seinem
TTL-Ein- und CMOS-Ausgang. Uns interessiert hier das Verhalten des
Ausgangssignales in Funktion der Schaltung selbst und den Längen der
BNC-Koaxialkabel am Ein- und Ausgang. Die Impedanz dieser abgeschirmten
Kabel beträgt in der Regel 50 oder 75 Ohm. Wenn man mehr dazu erfahren
will, empfehle ich den ELKO-Grundlagenkurs
Koaxialkabel.
Da wir am Ausgang keine niederohmige Impedanzanpassung vornehmen können,
weil dies diese CMOS-Ausgänge gar nicht zulassen, muss man diese
HF-spezifische Eigenschaft ignorieren. Das ist zulässig, wenn das
Überschwingen der Impulsamplituden, erzeugt durch Reflexion, so klein
ist, dass dies nicht stören kann. Was hier zählt ist die kapazitive
Belastung durch das BNC-Kabel mit rund 100 pF/m. Mehr als 2 Meter
Kabellänge empfehlen sich allerdings nicht. Die Amplituden der
Überschwinger sind dann schon recht nahe beim kritischen Bereich. Ein
praktischer Test mit einem Oszilloskopen zeigt dies und kann jederzeit
selbst erfahren werden. Dies ist ein sinnvolles
kleines Experiment zur Bereicherung des Wissen eines
Elektronik-Azubi.
Teilbild 3.1 zeigt die Laufzeitverzögerung zwischen TTL-Ein- und
CMOS-Ausgang. Dieser Wert liegt bei 50 bzw. 80 ns. Diese Werte ändern
sich nicht nennenswert, ob die CMOS-Schaltung mit 12 VDC oder z.B. mit 7
VDC betrieben wird. Diese Verzögerung spielt auch gar keine Rolle, weil
nur das Logik-Signal am CMOS-Ausgang des TTL-CMOS-Converter
interessiert, bzw. zum Einsatz kommt. Deshalb ist auch die Länge des
BNC-Kabels zwischen IMPULS-GENERATOR und dem TTL-Eingang unkritisch.
Dieses darf problemlos bis 4 Meter lang sein. Dieser Vorteil illustriert
auf einfache Art Teilbild 3.2. Die Flankensteilheit am TTL-Eingang darf
in einem relativ grossen Bereich variieren, ohne dass sich dies auf die
Flankensteil des CMOS-Logiksignales am Ausgang auswirkt. Dies kommt
davon, weil die Verstärkung des TTL-Inverters und der parallel
geschalteten CMOS-Gatter so hoch ist, dass sich dies nicht auf die
CMOS-Ausgangs-Flankenstelheit auswirkt. Diese hohe Verstärkung kommt
dann zur Wirkung, wenn die momentane Spannung der Eingangsflanken etwa
im mittleren Bereich der Betriebsspannung liegt. Dies gilt für den
TTL-Inverter und für die CMOS-Gatter, jedoch nicht exakt im selben
Moment.
Tabelle und Diagramm in Teilbild 3.3 zeigt die Flankensteilheiten in der
Abhängigkeit von der kapazitiven Last. Bei einer BNC-Kabellänge von
einem Meter beträgt t etwa 70ns (+Ub = 12 VDC) und etwa 100 ns (+Ub = 9
VDC). Man könnte zwar auch noch mit einer BNC-Kabellänge von 2 Meter
(200 pF) arbeiten, jedoch die Signalverzerrung wegen der
Impedanz-Nichtanpassung (Reflexion) zeigt sich deutlich als überlagerte
Spannungsrippel. Daher weniger empfehlenswert. Anstelle eines
Koaxialkabels kann man ebenso ein 2-adriges Flachbandkabel verwenden.
Eine Länge von 2 Metern ist dabei völlig unproblematisch, wie ich an
einem kleinen Experiment feststellen konnte. Die Impulsverzögerung t
erhöht sich um etwa 20 % ohne nennenswerten Reflexionen. Die Kapazität
beträgt etwa 120 pF.
Das brauchbare Logiksignal am CMOS-Ausgang liegt mit einem BNC-Kabel von
1 Meter Länge bei maximal 3 MHz und bei einer Kurzverbindung mit Drähten
(20 cm) sind es 5 MHz. Beides bei einer CMOS-Betriebsspannung von 9 VDC
oder 12 VDC. Eine gewisse Verbesserung wäre vielleicht erreichbar, wenn
man anstelle eines 4-fach AND- oder OR-Gatter-IC ein 6-fach Inverter-IC
verwendet (CD4069B) einsetzt. Dies habe nicht geprüft. Es müssen auf
jeden Fall Gatter oder Inverter mit der Bezeichnung B für Buffer
eingesetzt werden.
TTL-CMOS-Converter, mit Lowdropout-Spannungsregler
Will man die alte Schaltung in Bild 2 nachbauen, empfiehlt sich betreffs
Stromversorgung für das TTL-IC IC:A eine Änderung. Anstelle von R3, R4
und Z könnte man in der heutigen Zeit ebenso ein
Lowdropout-Spannungsregler (TL750L05CK) mit einer fixen Ausgangsspannung
von 5 VDC verwenden. Low-Dropout, damit man mit dem TTL-CMOS-Converter
auch Niedervolt-CMOS-ICs, wie die 74HC(T)xxxx-Serie, schalten kann. Es
braucht dann nur wenig mehr als 5 VDC für +Ub, weil die Dropoutspannung
niedrig ist. Bei einer Belastung von 30 mA sind es knapp 0.3 VDC. Man
darf aber nicht vergessen, dass die maximale Frequenz von IC:B (CD4011B)
deutlich reduziert ist, wenn die Betriebsspannung im 5-VDC-Bereich
liegt.
Begnügt man sich nur CMOS-Schaltungen zu testen, die zwischen etwa 8 VDC
und maximal 15 VDC arbeiten, kann man an Stelle des
Lowdropout-Spannungsregler TL750L05CK den viel preiswerteren
7805-Allrounder für 5 VDC (+Ub1) einsetzen. Da bei +Ub = 15 VDC eine
Verlustleistung von 300 mW oder etwas mehr auftritt, empfiehlt sich für
beide Reglertypen das Gehäuse TO220. Eine zusätzliche Kühlfahne braucht
es nicht. Die Verwendung eines Spannungsregler hat noch den Vorteil,
dass man problemlos weitere TTL-Elektronik betreiben kann, was auch
immer der Grund dafür sein möge...
Zum IC:A, den SN7406 gibt es längst nicht mehr, die Version
Lowpower-Schottky SN74LS06 ist aber noch immer erhältlich bei Distrelec
und Conrad (Juli 2017).
TTL-CMOS-Converter mit diskreter Eingangsstufe
Diese Schaltung benötigt keine Extrabetriebsspannung für ein TTL-IC. Als
Eingangsstufe kommt ein einfacher diskret realisierter Schaltverstärker
mit einem NPN-Transistor (NPN-BJT) zum Einsatz. T1 ist ein
mittelschneller Schalttransistor. Die Daten findet man im
2N3904-Datenblatt.
Um bessere Flankensteilheiten zu erzielen, ist der Kollektor-Widerstand
von T1 R2 von 1 k-Ohm (Bilder 2 und 4) auf 470 Ohm reduziert. Für den
Fall, dass die nachfolgende CMOS-Stufe Impulsamplituden von 15 V (+Ub =
15 VDC) erzeugen soll, empfiehlt sich für den R2 ein 1/2-Watt-Typ zu
wählen. Da der Tastgrad der Rechteckspnnung bis zu einer Frequenz von
etwa 1.5 MHz bei 0.5 liegt, ist der mittlere Leistungsverbrauch von R2
halb so gross. Bei einer höheren Frequenz von 4 MHz (nahe am
Grenzbereich) erhöht sich der Tastgrad auf etwa 0.7 und damit
entsprechend der mittlere Leistungsverbrauch an R2. Vorausgesetzt dafür
ist natürlich, dass am Eingang TTL-IN ein TTL-Taktsignal mit einem
konstanten Tastgrad von 0.5 vorliegt. Dieses darf bis zu einem gewissen
Grad in der Amplitude verzerrt sein, weil einerseit die Verstärkung von
T1 und anderseits die von IC:B während des Schaltvorganges ausgleichend
wirkt. Die Frequenzgrenze beträgt bei 12VDC (+Ub) etwa 7 MHz und bei 9
VDC etwa 5 MHz bei einer Kapazität eines angeschlossenen BNC-Kabel mit 1
Meter Länge von 100 pF. Mit einer kurzen nicht abgeschirmten Verbindung
zwischen CMOS-OUT und der nachfolgenden CMOS-Schaltung beträgt die
maximale Frequenz bei 12 VDC knapp 10 MHz und bei 9 VDC knapp 8 MHz.
Diese Grenzfrequenzen erfährt man am Besten selbst durch das
Experimentieren auf einem Steckboard. Eine wesentliche Rolle spielt C3.
Gehen wir davon aus, dass die TTL-Quelle, welche an TTL-IN angeschlossen
wird, niederohmig ist. Z.B. 50 Ohm. Es können auch wenige 100 Ohm sein,
es kommt nicht so drauf an. Angeschlossen ist der Spannungsteiler aus R3
und R4. Aus der Sicht der Basis von T3, bieten R3 und R4 den Wert des
Parallelwiderstandes und das sind 3.6 k-Ohm. Dieser Wert bildet mit der
parasitären Kollektor-Basis-Kapazität den Miller-Effekt. Dieser Effekt
reduziert Frequenzbandbreite, bzw. die Flankensteilheiten beim
Schaltvorgang der T1-Schaltung signifikant.
C3 kompensiert diesen Effekt. Da die Versuchs-Verdrahtung auf jedem
Steckboard und erst recht auf einem definitiven PCB-Print von meiner
Testschaltung abweicht, wird es nötig sein mit C3 zu experimentieren.
Bei solch niedrigen Kapazitäten, spielen die parasitären Kapazitäten des
Schaltungaufbaus eine nicht zu unterschätzende Rolle.
C3 ist vorzugsweise ein Keramikkondensator. Man wählt eine Frequenz von
etwa 3 MHz. Man beobachtet bei einer typischen TTL-Spannung (HIGH ~ 3.5
V) den Tastgrad an CMOS-OUT. Exakt 0.5 ist bei diesen Frequenzen nicht
möglich, eine gewisse Approximation schon. Das genügt, weil die
Hauptsache ist, dass am Eingang einer folgenden CMOS-Schaltung nach
CMOS-OUT, die minimalen HIGH- und LOW-Pegel sicher erreicht werden. Mit
der Wahl von C3, kann man den Tastgrad und die Flankensteilheiten in
gewissen Grenzen günstig beeinflussen.
Experiment: Die eingestellte Frequenz ist noch immer etwa 3 MHZ.
Man entferne C3 im Betrieb. Der Logikpegel an CMOS-OUT geht konstant auf
LOW, weil an den Eingängen von IC:B (CMOS) der LOW-Pegel nicht mehr
erreicht wird. Jetzt dreht man die Frequenz am Generator langsam runter
auf etwa 1.3 MHz oder (je nach Aufbau) etwas mehr oder weniger, dann
erscheinen an CMOS-OUT schmale positive Impulse. Dies kommt davon, weil
an den Eingängen von IC:B der minimal notwendige LOW-Pegel nur
kurzzeitig erreicht wird. Dreht man die Frequenz weiter runter bis auf
etwa 500 kHz, sieht man am Oszi (CMOS-OUT) ein "anständig" aussehendes
Recktecksignal, das zum Eingangs-Rechtecksignal aber deutlich verzögert
ist. Schaltet man jetzt C3 wieder hinzu, erkennt man, dass die
Verzögerungszeiten sofort wieder in die Bereiche von etwa 50 bzw. 80 ns
zurück gehen, wie dies Teilbild 5.1 zeigt.
Miller-Effekt: Dies hat alles mit dem Miller-Effekt zu tun. Mehr
dazu liest man in
Schalten und Steuern mit Transistoren II.
Der Miller-Effekt reduziert die Grenzfrequenz, bzw. die Schaltfrequenz
eines Transistors, ob BJT oder FET. Auch bereits in der
Elektronik-Steinzeit mit der Röhrentechnik gab es den Miller-Effekt,
nämlich die parasitäre Kapazität zwischen Anode und Steuergitter. Mehr
dazu in
"Wer ist Miller?".
Sei es mit Elektronenröhren, BJT oder FET oder sogar bei Opamps
(Kapazität zwischen Ausgang und invertierendem Eingang), der
Miller-Effekt ist stets am Werk. Er multipliziert die parasitäre
Kapazität mit der Spannungsverstärkung die momentan wirkt zur
Miller-Kapazität. Nur, was heisst jetzt momentan? Es bezieht die
Schaltfunktion (schaltender Transistor, Komparator etc.) mit ein, denn
im Moment des Durchschalten eines elektronischen Schaltelementes wirkt
ebenfalls eine Spannungsverstärkung, wenn auch nur sehr kurzzeitig.
"Schalten und Steuern mit Transistoren II" berücksichtigt neben
dem Miller- auch noch den Sättigungseffekt beim BJT, der ebenfalls den
Schaltvorgang verlangsamt. Dazu dieses
Bild,
dessen Teilbild 2.3 die Kombination zeigt, wie man den Miller-Effekt und
den Sättigungseffekt reduzieren kann zu Gunsten einer höheren
Schaltgeschwindigkeit (steilere Schaltflanken).
Es liegt beim Leser, ob es besser wäre diese Schaltung, entsprechend
angepasst, in die Schaltung von Bild 5 einzusetzen. Wunder in Bezug auf
deutlich höhere brauchbare Frequenz und höhere Flankensteil an CMOS-OUT
darf man nicht erwarten, weil dann mit Bestimmtheit das CMOS-IC das
schwächere Glied der Kette aus zwei Teilen sein wird. Aber ein Versuch
kann es trotzdem wert sein. Ein Lerneffekt ist auf jeden Fall
garantiert!
D4 dient dazu, dass man auch mit einer symmetrischen Rechteckspannung an
TTL-IN arbeiten kann. Die negative Basis-Emitterspannung wird so auf
etwa -0.7 V begrenzt. D4 schützt auch generell von einer negativen
Überspannung, weil eine negative Basis-Emitter-Spannung von etwa -5 V
bei einem NPN-BJT nicht überschritten werden darf.
TTL zu CMOS, intergriert in einem IC
Wenn man sich nicht so sehr dafür interessiert, wie man mit einem leicht
erhältlichen CMOS-IC, in Verbindung mit einem TTL-IC oder die diskrete
Schaltungsvariante, ein TTL-CMOS-Converter realisiert und lieber eine
schnelle Lösung haben will - das gibt es natürlich auch. Das sind
spezielle CMOS-ICs. Man sollte aber daran denken, dass dabei das Risiko
grösser ist, dass es diese speziellen ICs in absehbarer Zeit eventuell
nicht mehr geben wird. Diese Methode empfiehlt sich auch, wenn man viele
TTL-Signale nach CMOS konvertieren will. Der Aufwand ist in diesem Fall
massiv geringer. Man sollte sich dann vorausschauend, für den
Reparaturfall, ein kleines Lager einrichten...
Mir bekannt sind
HEF4104B,
CD4504B und
CD40109B.
Von Distrelec gibt es HEF4104B (teuer und kaum an Lager) und
CD40109B (sehr preiswert und viel an Lager) - Stand Juni 2017.
Thomas Schaerer, 30.06.2017