Forum

Ich benötige eine Lösung für eine PLL, die mir einen Takt für eine digitale Schaltung generiert, deren Phase und Frequenz ich dynamisch träge regeln können muss.

Ich brauche einen Eingangstakt für die Schaltung, der sehr träge und stabil ist (jitterarm), den ich aber langfristig auf ungefähr 80MHz hinziehen kann.

"ungefähr" bedeutet hier, dass ich meine Schaltung auf einen anderen Eingangstakt synchen möchte, der aus verschiedenen Quellen kommt und ausgewählt wird. Das mache ich intern und erhalte dann z.B. einen Takt von einer Baugruppe, von z.B. 20,0 MHz +/- (jitternd) oder auch 40 MHz, die alle etwas darunter oder darüber liegen können.

Die bisherige Idee, einen 80er Quarz zu nehmen, intern auf z.B. 10MHz einen Phasenvergleich zu machen und ihn analog etwas hinzuziehen, hat zwar funktioniert, produziert aber noch zuviel Phasenrauschen. Das anschliessende "Glätten" durch eine konventionelle PLL klappte nicht, da diese entweder zuviel Phasenrausche weitergab oder bei entsprechender Trägheit teilweise ausfiel.

Welche externe PLL könnte ich nehmen, die träge ist, sich aber auf meinen Takt einstellt? Die Anforderung wären idealerweise 10ppm maximaler Jitter von clock-Flanke zu clock-Flanke und 50ppm maximale Abweichung der Frequenz gegenüber der gemittelten Frequenz. Wäre es gfs eine machbare Idee, den Takt über mehrere Stufen zu entjittern? Ich habe Jitter-Eliminationsbausteine im Netz gefunden, die das leisten, bin aber nicht sicher, ob man die kaskadieren kann und ob das dann nicht wieder zu einem grösseren niederfrequenten Drift führt.

Ausserdem soll die Lösung möglichst klein und kostensparend sein. Wie wäre das zu realisieren?

Hallo Carlo,

» Die bisherige Idee, einen 80er Quarz zu nehmen, intern auf z.B. 10MHz einen
» Phasenvergleich zu machen und ihn analog etwas hinzuziehen, hat zwar
» funktioniert, produziert aber noch zuviel Phasenrauschen. Das
» anschliessende "Glätten" durch eine konventionelle PLL klappte nicht, da
» diese entweder zuviel Phasenrausche weitergab oder bei entsprechender
» Trägheit teilweise ausfiel.

LOOP-FILTER-PROBLEM: Das kann darauf zurückgeführt werden, wenn wegen der Dämpfung der niederfrequenten Schwingneigung - man nennt es auch "Pumpen" - ein zusätzlicher Widerstand in Serie zum Kondensator geschaltet werden muss. Dazu folgende Schaltung:



Wenn C4 fehlt, arbeitet die PLL stabil in Bezug auf die Ausgangsfrequenz, jedoch mit einem gewissen Phasenjitter, der durch die restliche Rippelspannung an R4 verursacht wird. Ist C4 dabei, reduziert dieser den Rest-Rippel und somit den Jitter signifikant.

Mehr dazu liest Du in:

"PLL-Frequenzsynthesizer mit digitalem Potentiometer"
http://www.elektronik-kompendium.de/public/schaerer/pllsynth.htm

Gehe zum Kapitel "3.5 Das Loop-Tiefpassfilter".

Ich hoffe, dies hilft Dir in Bezug auf das Phasenjitterproblem ein Stück weiter. Um auf Dein Projekt näher einzugehen, fehlt mir momentan dazu die Zeit.

--
Gruss
Thomas

Buch von Patrick Schnabel und mir zum Timer-IC NE555 und LMC555:
https://tinyurl.com/zjshz4h9
Mein Buch zum Operations- u. Instrumentationsverstärker:
https://tinyurl.com/fumtu5z9

» ... Dazu folgende Schaltung:
»
»
» Wenn C4 fehlt, arbeitet die PLL stabil in Bezug auf die Ausgangsfrequenz,
» jedoch mit einem gewissen Phasenjitter, der durch die restliche
» Rippelspannung an R4 verursacht wird. Ist C4 dabei, reduziert dieser den
» Rest-Rippel und somit den Jitter signifikant.
»
» Mehr dazu liest Du in:
»
» "PLL-Frequenzsynthesizer mit digitalem Potentiometer"
» http://www.elektronik-kompendium.de/public/schaerer/pllsynth.htm
»
» Gehe zum Kapitel "3.5 Das Loop-Tiefpassfilter".
»
» Ich hoffe, dies hilft Dir in Bezug auf das Phasenjitterproblem ein Stück
» weiter. Um auf Dein Projekt näher einzugehen, fehlt mir momentan dazu die
» Zeit.

---
Wenn man gleich eine C-Gruppe macht mit noch einem, zwei parallel
und noch kleinerer Cap. <..> 100n, ..<..>.. 10n, oder so;
halt getüftelt passend und an passenden Stellen auf dem Print platziert,
könnte man den Jitter praktisch wegradieren.
Vernünftig halt, damit anderseits wieder nix davonlauft; "Umwelteinflüsse", "Schwebungen".
-- So mein Gedanke dazu,,..

---

--
...und täglich grüßt der PC:
"Drück' ENTER! Feigling!"

» » ... Dazu folgende Schaltung:
» »
» »
» » Wenn C4 fehlt, arbeitet die PLL stabil in Bezug auf die
» Ausgangsfrequenz,
» » jedoch mit einem gewissen Phasenjitter, der durch die restliche
» » Rippelspannung an R4 verursacht wird. Ist C4 dabei, reduziert dieser den
» » Rest-Rippel und somit den Jitter signifikant.
» »
» » Mehr dazu liest Du in:
» »
» » "PLL-Frequenzsynthesizer mit digitalem Potentiometer"
» » http://www.elektronik-kompendium.de/public/schaerer/pllsynth.htm
» »
» » Gehe zum Kapitel "3.5 Das Loop-Tiefpassfilter".
» »
» » Ich hoffe, dies hilft Dir in Bezug auf das Phasenjitterproblem ein Stück
» » weiter. Um auf Dein Projekt näher einzugehen, fehlt mir momentan dazu
» die
» » Zeit.
»
» ---
» Wenn man gleich eine C-Gruppe macht mit noch einem, zwei parallel
» und noch kleinerer Cap. <..> 100n, ..<..>.. 10n, oder so;
» halt getüftelt passend und an passenden Stellen auf dem Print platziert,
» könnte man den Jitter praktisch wegradieren.

Gute Ergänzung Gerald, danke. Das war in meinem damaligen Projekt nicht das Problem. Es war mit diesem passiven TP-Filter zweiter Ordnung mit dem 10-fachen Cuttoff-Freqenzabstand ausreichend genug, so dass auf dem Oszi mit maximal gedehnter Darstellung kein Jitter mehr sichtbar war.

Seltsam ist übrigens, dass man dazu in der Fachliteratur nur sehr wenig findet. Im PLL-Buch von Roland Best liest man nichts, - falls Du dies kennen solltest.

--
Gruss
Thomas

Buch von Patrick Schnabel und mir zum Timer-IC NE555 und LMC555:
https://tinyurl.com/zjshz4h9
Mein Buch zum Operations- u. Instrumentationsverstärker:
https://tinyurl.com/fumtu5z9

» Gute Ergänzung Gerald, danke. Das war in meinem damaligen Projekt nicht das
» Problem. Es war mit diesem passiven TP-Filter zweiter Ordnung mit dem
» 10-fachen Cuttoff-Freqenzabstand ausreichend genug, so dass auf dem Oszi
» mit maximal gedehnter Darstellung kein Jitter mehr sichtbar war.
»
» Seltsam ist übrigens, dass man dazu in der Fachliteratur nur sehr wenig
» findet. Im PLL-Buch von Roland Best liest man nichts, - falls Du dies
» kennen solltest.

---
Dieses "Kettenrasseln" auf dem Print kenne ich auch erst,
seitdem ich mich intensiv mit Printlayout-Entflechten
beschäftige; seit Ende 80er / Anfang 90er.
Print entflechten tu ich aber schon seit den 70er.
Den Hingucker, das Aha erlebte ich vorher, als ich Anfangs 80 bei Grundig und Philips im Service arbeitete.
Selbst hatte ich auch trainiert. und mit nach-und-nach Überlegungen,
immer die geprinteten Kondis und Spulen im Auge, die Tuner intensivst studiert,
bin ich so zum Schluss gelangt, als es so Ende 80 den Klick im Kopf machte. Dann verstand ich's genauer.

Die Bestätigung / den Hammer/ fand ich in einem Simu-Programm, Mitte 90er.
Elektor hatte glaub ich auch mal was dazu geschrieben, "seltsame
Kondensatoren verstreut auf dem Print" ... oder so...

Tektronix schrieb was, in Intel's Manuals- Schaltplänen, bzw. auch
in der Fachliteratur von Xilinx ist mir sowas untergekommen.
Ich studiere immer die Mainboardprints. Da kann man viel an Infos rausholen.

In der freien Literatur - wie du sie jetzt ansprachst,
wenn ich jetzt jetzt verstand,
fand ich eher auch nichts, praktisch nirgendwo.
Es hat nicht nur mit bei PLL zu tun, eigentlich immer wo es so gefiltert einhergeht.
--> "Übertragungsauge" in den Leitungen... Impedanz angepasste Leitungen,,,
Die Angelegenheit stammt eher von Seiten vom Print-Layouten,
als von der Schaltungstechnik ""-Rückkoppelrichtung in der Tüftelei, Kreis schließend.""

---

--
...und täglich grüßt der PC:
"Drück' ENTER! Feigling!"

» Ich benötige eine Lösung für eine PLL, die mir einen Takt für eine digitale
» Schaltung generiert, deren Phase und Frequenz ich dynamisch träge regeln
» können muss.

Spricht etwas gegen eine fertige Lösung? Z.B. wird der Si570/571 gerne für jitterarme Anwendungen verwendet. Der Jitter wird im Datenblatt mit 0.25~0.6ps angegeben, was etwas über den geforderten 10ppm liegt, aber vielleicht passt es ja noch.

» Es hat nicht nur mit bei PLL zu tun, eigentlich immer wo es so gefiltert einhergeht.
» --> "Übertragungsauge" in den Leitungen... Impedanz angepasste Leitungen,,,
» Die Angelegenheit stammt eher von Seiten vom Print-Layouten

Ich verstehe was Du meinst und das stimmt auch. Allerdings in meinem PLL-Minikurs trifft das nicht zu. Da geht es um eine regelsystembedingte Instabilität, die durch ein ungedämpftes TP-Filter erster Ordnung erzeugt wird. Die Entdämfung durch den Widerstand in Serie zum Kondensator stabilisiert den Regelkreis mit dem Nachteil der kleinen Rippelspannung die den Phasenjitter erzeugt. Um diese ohne Nachteile wegzukriegen benötigt es den zweiten Kondensator mit einer stark reduzierten Kapazität zum andern, weil es genügt wesentlich höhere Frequenzanteile zu dämpfen. Es ist daher ein rein regeltechnisches Problem.

Man schlägt mit diesem Filtertrick quasi zwei Fliegen auf einen Schlag. Ich habe auch schon mal PLL-Schaltungen gesehen, die aus genau diesem Grund ein solches Filter aktiv mit einem Opamp realisiert haben. Das entdeckt man in Service-Anleitungen von teuren PLL-Sythesizern.

Aber trotzdem Du hast natürlich Recht, bezogen auf die gesamte Schaltung, muss man dafür sorgen, dass an den kritischen Stellen möglichst niedrige Impedanzen existieren. Speziell für sehr hochfrequente PLL-Schaltungen empfiehlt sich ein Multilayer-PCP mit GND und Ub-Planes. Ohne dies geht's in die Hosen...

--
Gruss
Thomas

Buch von Patrick Schnabel und mir zum Timer-IC NE555 und LMC555:
https://tinyurl.com/zjshz4h9
Mein Buch zum Operations- u. Instrumentationsverstärker:
https://tinyurl.com/fumtu5z9

» » Es hat nicht nur mit bei PLL zu tun, eigentlich immer wo es so gefiltert
» einhergeht.
» » --> "Übertragungsauge" in den Leitungen... Impedanz angepasste
» Leitungen,,,
» » Die Angelegenheit stammt eher von Seiten vom Print-Layouten
»
» Ich verstehe was Du meinst und das stimmt auch. Allerdings in meinem
» PLL-Minikurs trifft das nicht zu. Da geht es um eine regelsystembedingte
» Instabilität, die durch ein ungedämpftes TP-Filter erster Ordnung erzeugt
» wird. Die Entdämfung durch den Widerstand in Serie zum Kondensator
» stabilisiert den Regelkreis mit dem Nachteil der kleinen Rippelspannung die
» den Phasenjitter erzeugt. Um diese ohne Nachteile wegzukriegen benötigt es
» den zweiten Kondensator mit einer stark reduzierten Kapazität zum andern,
» weil es genügt wesentlich höhere Frequenzanteile zu dämpfen. Es ist daher
» ein rein regeltechnisches Problem.

Ja! Danke. Das ist mir klar, wieder klar.
Hatte ich obig nicht angesprochen, weil es mir nicht einfiel.
Richtig. Danke für die Sprunghilfe.

»
» Man schlägt mit diesem Filtertrick quasi zwei Fliegen auf einen Schlag. Ich
» habe auch schon mal PLL-Schaltungen gesehen, die aus genau diesem Grund ein
» solches Filter aktiv mit einem Opamp realisiert haben. Das entdeckt man in
» Service-Anleitungen von teuren PLL-Sythesizern.
»

--- Da dämmert mir was, hatte ich auch schon was gelesen.
Muss mich wieder hier reingraben.
Stimmt. ... in Ergänzung gesprochen, obig zum passiven Filter.

» Aber trotzdem Du hast natürlich Recht, bezogen auf die gesamte Schaltung,
» muss man dafür sorgen, dass an den kritischen Stellen möglichst niedrige
» Impedanzen existieren. Speziell für sehr hochfrequente PLL-Schaltungen
» empfiehlt sich ein Multilayer-PCP mit GND und Ub-Planes. Ohne dies geht's
» in die Hosen...

ja, von dieser Seite aus lag ich im ersten Lichtwinkel.

Danke

Gerald
---

--
...und täglich grüßt der PC:
"Drück' ENTER! Feigling!"

Danke, das sehe ich mir an.

Hallo

ich bin positiv überrascht über die Resonanz. Vielen Dank. Die Tipps und auch den Artikel habe ich mir angesehen. Ich hatte schon sowas im Hinterkopf, dass da "analog zwischengefiltert" werden muss, wäre aber nicht auf diese Lösung mit den gepaarten C's und den R's gekommen. Die Funktion werde ich mir wohl mal im Simulator ansehen.

LG

Hallo Carlo,

» ich bin positiv überrascht über die Resonanz. Vielen Dank. Die Tipps und
» auch den Artikel habe ich mir angesehen. Ich hatte schon sowas im
» Hinterkopf, dass da "analog zwischengefiltert" werden muss, wäre aber nicht
» auf diese Lösung mit den gepaarten C's und den R's gekommen.

Auf diese Idee kam ich damals in den 1980er-Jahren beim realen Experimentieren, Beobachten und Nachdenken. Da dachte ich, es muesste eigentlich gehen wenn ich fuer die zweite Grenzfrequenz einen viel höheren Wert nehme um den Jitter weg zu kriegen. Und so war es denn auch. Dadurch vermied ich gegenseitige Beeinflussungen...

Es gibt in einem Motorola-Buch eine relativ einfache Annäherungsformel um das einfache gedämpfte Loop-Tiefpassfilter zu berechnen. Aber das alleine genügt halt schon nicht...

Heute kann man - wer's kann - simulieren. Ein Ersatz zum Experimentieren ist es aber nicht (immer). Aber das erklärt viel besser als ich der Autor des folgenden Beitrages:

"Simulieren und Experimentieren, ein Vorwort von Jochen Zilg"
http://www.elektronik-kompendium.de/public/schaerer/vorwort.htm

Auf jedenfall viel Spass bei der Optimierung Deines PLL-Regelkreises...

--
Gruss
Thomas

Buch von Patrick Schnabel und mir zum Timer-IC NE555 und LMC555:
https://tinyurl.com/zjshz4h9
Mein Buch zum Operations- u. Instrumentationsverstärker:
https://tinyurl.com/fumtu5z9

» Hallo Carlo,
»
» » ich bin positiv überrascht über die Resonanz. Vielen Dank. Die Tipps und
» » auch den Artikel habe ich mir angesehen. Ich hatte schon sowas im
» » Hinterkopf, dass da "analog zwischengefiltert" werden muss, wäre aber
» nicht
» » auf diese Lösung mit den gepaarten C's und den R's gekommen.
»
» Auf diese Idee kam ich damals in den 1980er-Jahren beim realen
» Experimentieren, Beobachten und Nachdenken. Da dachte ich, es muesste
» eigentlich gehen wenn ich fuer die zweite Grenzfrequenz einen viel höheren
» Wert nehme um den Jitter weg zu kriegen. Und so war es denn auch. Dadurch
» vermied ich gegenseitige Beeinflussungen...
»
» Es gibt in einem Motorola-Buch eine relativ einfache Annäherungsformel um
» das einfache gedämpfte Loop-Tiefpassfilter zu berechnen. Aber das alleine
» genügt halt schon nicht...
»
» Heute kann man - wer's kann - simulieren. Ein Ersatz zum Experimentieren
» ist es aber nicht (immer). Aber das erklärt viel besser als ich der Autor
» des folgenden Beitrages:
»
» "Simulieren und Experimentieren, ein Vorwort von Jochen Zilg"
» http://www.elektronik-kompendium.de/public/schaerer/vorwort.htm
»
» Auf jedenfall viel Spass bei der Optimierung Deines PLL-Regelkreises...

In dem Zusammenhang wäre vll. auch dieses Buch interessant:
Einführung in die PLL-Technik (ISBN: 9783528240776)
Horst Geschwinde

Hat mir beim Berechnen des Schleifenfilters sehr geholfen.

Im Datenblatt von der MC14515x Serie (PLL-ICs) ist auf Seite 28 auch einiges zu den Filtern geschrieben. Ich habe übrigens gute Erfahrungen mit dem aktiven Filter mit OpAmp gemacht.

Ich hätte das Datenblatt gerne hochgeladen, ist aber leider >800kB. Müsste aber auch noch im Internet zu finden sein.

Hier könntest du auch noch nachschauen wie Filter berechnet werden:
AN535, Phase–Locked Loop Design Fundamentals, Motorola Semiconductor Products, Inc.

Und ein paar Anmerkungen zum Loop-Filter stehen auch hier:
http://www.elektronik-kompendium.de/public/schaerer/pllsynth.htm

Gruß Andi

Ups, jetzt hab ich grad gemerkt, das ich dem Thomas geantwortet habe. Ich lass das jetzt aber hier stehen. Selbstverständlich habe ich Carlo gemeint.