Das MonoFlipflop und eine praktische Anwendung
- Das Inhaltsverzeichnis meiner Elektronik-Minikurse
- Die Philosophie meiner
Elektronik-Minikurse
(WICHTIG: Unbedingt zur Kenntnis nehmen!) - Hilfe bei Leserfragen.
(WICHTIG: Unbedingt zur Kenntnis nehmen!) - Simulieren und Experimentieren, ein Vorwort von Jochen Zilg
- Autor: Thomas Schaerer Buch 1 Buch 2
Einleitung
Das Wort MonoFlipflop ist eine Wortschöpfung von mir. Dieses Wort bringt
schlicht zum Ausdruck, dass hier eine CMOS-Schaltung im Spiel ist,
die sowohl eine Flipflop- als auch eine Monoflopfunktion ausübt und für
diese beiden Funktionen nur gerade ein einziges D-Flipflop zum Einsatz
kommt. Das zweite D-Flipflop des selben IC (CD4013B oder MC14013B) dient
lediglich der Entprellfunktion beim Einsatz eines Tasters. Monoflop ist
die Abkürzung der Bezeichnung Monostabiler Multivibrator .
Mit diesem Inhalt lernt der Elektronikanfänger, dass man Datenblättern
nicht immer blind glauben sollte. So gibt es doch einen signifikanten
Unterschied zwischen den Datenblätter der beiden Hersteller dieser
beiden elektronisch kompatiblen ICs. Das zusätzlich wichtige Diagramm
des einen Herstellers zeigte mir, dass die sogenannte Wahrheitstabelle,
welche die logischen Zustände beschreibt, unvollständig ist. Diese
Tabelle wird hier mit erläuternden Worten ergänzt.
Dieser Elektronik-Minikurs startet mit einem kurzen Einblick, dass man
mit gewissen digitalen CMOS-ICs auch analoge Signale verstärken kann.
Dies soll ein Wink mit dem Zaunpfahl dafür sein, dass es mit etwas
Fantasie und Freude an Elektronik leicht ist, mehr aus digitalen
CMOS-ICs herauszuholen, als das was man bloss in den Datenblättern
mitbekommt. Das Monoflipflop ist zwar kein Fantasieprodukt, aber ein
Produkt das beim Entwurf etwas Fantasie voraussetzte.
CMOS ist flexibel
Gewisse digitale CMOS-Logikschaltungen können begrenzt sogar zur
Verstärkung analoger Signale eingesetzt werden. Diese Möglichkeit kann
vor allem dann interessant sein, wenn man Digitales und Analoges
zusammenhängend realisieren will und die Schaltung mit wenig Bauteilen
auskommen soll. Allerdings sind den verstärkenden Anwendungen Grenzen
gesetzt. Der niedrige Klirrfaktor von Verstärkerschaltungen mit
preiswerten Operationsverstärkern (Opamps) - z.B. LF356 - kann nicht
erreicht werden. Es soll hier auch nur am Rande, als Auftakt zum
Hauptthema, auf diese Möglichkeit hingewiesen werden. Es geht zur
Hauptsache darum die Aufmerksamkeit zu wecken, dass auch analoge Signale
deshalb leicht verarbeitet werden können, weil die Widerstände von
CMOS-Eingängen extremst hochohmig sind und der Arbeitspunkt bei der
halben Betriebsspannung liegt. Beides trifft für TTL-ICs nicht zu.
Im alten Buch Linear Applications Handbook von
National-Semiconductor-Corporation (NSC) gibt es ein spezielles Kapitel
zum Thema "CMOS-Linear-Applications". Es ist die Application-Note AN-88.
AN-88 zeigt, wie man mit digitalen CMOS-ICs (Inverter) analoge Schaltungen
realisiert. NSC bietet leider keine Webseite, worauf diejenigen
angewiesen sind, die das Buch nicht haben. Glücklicherweise springt
Failchild mit der
Application-Note
AN-88
in diese Lücke. Wir beschäftigen uns in gekürzter Form mit Bild 1:
Beide Schaltungen sind AC-gekoppelte Verstärker. C1 und R2 wirken
eingangsseitig je als passives Hochpassfilter erster Ordnung mit
niedriger Grenzfrequenz. Im rechten Schaltbild sind es etwa 1.6 Hz.
Betrachten wir zunächst das Schaltbild auf der linken Seite. Die starke
DC-Gegenkopplung mit R1 sorgt dafür, dass sich am Ausgang eine
Arbeitspunktspannung einstellt, die etwa der halben Betriebsspannung des
IC entspricht. Das Verhältnis von R1 zu R2 sorgt für die AC-gekoppelte
Spannungsverstärkung, die allerdings nur sehr klein dimensioniert werden
kann, weil die offene Schlaufenverstärkung (Verstärkung ohne
Gegenkopplung, Open-Loop-Gain) solcher CMOS-Inverter mit 10 bis 25 nur
sehr gering ist. Im Vergleich dazu sind bei Opamp Werte von 100'000 und
mehr die Regel. Motorola hatte diese Open-Loop-Gain an den
CMOS-Logic-ICs MC14011, MC1401 und MC14007 untersucht und im
McMOS-Handbook (1974) veröffentlicht. In den beiden Schaltungen
in Bild 1 wird der MM74C04 eingesetzt. Dies ist der Vorläufer der
Highspeed-Version 74HC04. Das Schaltbild auf der rechten Seite zeigt
eine Kaskadierung von drei Inverten mit einer Open-Loop-Verstärkung von
je etwa 10 bis 25, was eine Produkt-Open-Loop-Verstärkung von 1000 bis
fast 16'000 ergibt. Entsprechend der Dimensionierung von R1 und R2
ergibt sich eine Closed-Loop-Verstärkung von 10.
Wer sich für diese Schaltungen interessiert, muss selbst etwas
experimentieren. Ich habe mich, ausser mit ein paar wenigen Versuchen,
nie speziell mit Verstärkern befasst, die sich aus CMOS-Inverten
zusammensetzen. Ich kann daher auch nichts über die Stabilität (Tendenz
zum Oszillieren, abhängig von der Verstärkung und von der kapazitiven
Last am Ausgang) und Signalqualität (Total Harmonic Distortion)
aussagen. Ich kann experimentell nur bestätigen, dass man mit solchen
CMOS-Invertern analoge Signale verstärken kann.
Diese kurze Ausführung von CMOS-Logik-Bausteinen für den analogen
verstärkenden Einasatz soll bloss deren Flexibilität zeigen. Eine
Eigenschaft, die im folgenden Hauptthema sich ebenso vorteilhaft
auswirkt. Es werden hier Tricks gezeigt (Bilder 5 und 6), die mit den
älteren digitalen TTL-ICs nur sehr schlecht bis gar nicht realisiert
werden können.
Das Doppel-D-Flipflop CD4013B oder MC14013B
Beide ICs sind elektrisch kompatibel und pinkompatibel. MC14013B wurde früher von Motorola hergestellt. Heute wird mit diesem IC die gesamte MC14xxx-CMOS-Familie von ON-Semiconductor hergestellt. CD4013B ist ein Produkt von NSC.
Bild 2 zeigt schematisch das Doppel-D-Flipflop CD4013B, bzw. MC14013B.
Das B am Schluss der Typenbezeichnung bedeutet, dass die Ausgänge
gepuffert sind. Man erkennt dies, wenn man sich im Datenblatt das
Logic-Diagram ansieht. Es hat zwischen der Schaltung und den
Ausgängen Q und /Q zusätzliche Inverterstufen. Dies hat den Vorteil,
dass die Belastung von Q und /Q sich nicht auf die Funktionsfähigkeit
der Schaltung auswirkt.
Was bedeuten die Anschlüsse eines dieser beiden D-Flipflops? D (Data),
CLK (Clock, Takt), S (Set) und R (Reset) sind Eingänge. Q ist der
Ausgang, der nichtinvertierend auf den Logikpegel an D nach einem
Takstsignal an CLK reagiert. Ebenso reagiert Q auf eine Triggerung an S
(Q = HIGH) und an R (Q = LOW). /Q verhält sich invertierend zu Q. Das
folgende Kapitel vertieft dieses Thema an Hand der sogenannten
Wahrheitstabelle.
Die Wahrhheitstabelle des CD4013B und des MC14013B
Bild 3 zeigt zwei Wahrheitstabellen. Die Tabelle auf der linken Seite
ist die Kopie aus dem Datenblatt des CD4013B oder des MC14013B. Die
Tabelle auf der rechten Seite ist von mir erweitert. Was es mit dieser
Erweiterung auf sich hat, wird weiter unten exakt beschrieben.
Zu dieser Erweiterung kommt man entweder durch eigenes Experimentieren
mit dem CD4013B oder MC14013B, oder man liest das Datenblatt von
Motorola (MC14013B) und da gibt es ein Diagramm das im Datenblatt von
National-Semiconductor (CD4013B) fehlt. Im Motorola-Datenblatt zum
MC14013B gibt es Figure 2 mit dem Titel:
Dynamic-Signal-Waveforms (Set, Reset, Clock and Output).
Dieses Diagramm ist in Bild 3 unterhalb
Wahrheitstabelle erweitert wiedergegeben.
Die folgende Erklärung zur erweiterten Wahrheitstabelle
schreitet von Zeile zu Zeile:
Zeilen 1 und 2: Die steigende Flanke des Taktsignales am
CLK-Eingang überträgt den logischen Zustand am D-Eingang zum Q-Ausgang
und invertiert zum /Q-Ausgang. Mit diesen beiden Zeilen ist leicht
erkennbar wie man aus einem D-Flipflop ein T-Flipflop (Toggle-Flipflop)
realisiert: Man verbindet den Ausgang /Q mit dem Dateneingang D. Dadurch
ändert sich nach jeder steigenden Taktflanke am CLK-Eingang der logische
Zustand am D-Eingang. Die Folge davon ist, dass eine solche Schaltung die
Frequenz an CLK halbiert. Q und /Q erzeugen die halbe Frequenz als
zeitsymmetrisches Recktecksignal (Tastverhältnis = 0.5). /Q ist zu Q
stets invertiert. Das Funktionieren der Frequenzteilung setzt voraus,
dass die beiden Eingänge S (Set )und R (Reset) inaktiv, d.h. auf LOW
gesetzt sind. Auch dies zeigen die Zeilen 1 und 2.
Zeile 3: Auch hier sind die beiden Eingänge S und R inaktiv, also
ebenfalls auf LOW gesetzt. D ist mit einem Kreuz markiert. Dies
bedeutet, dass es keine Rolle spielt ob hier ein LOW- oder ein
HIGH-Pegel anliegt. Dem ist so, weil CLK mit der fallenden Flanke keine
Auswirkung auf die logischen Zustände der Ausgänge Q und /Q hat. Deshalb
werden diese Ausgänge, bezüglich des logischen Pegels, ebenfalls mit Q
und /Q bezeichnet. Es gelten ganz einfach die Logikpegel welche gerade
anliegen.
Zeile 4: Eingang R ist aktiv (HIGH) und korrekterweise muss S
inaktiv (LOW) sein. CLK und D haben Kreuze und das bedeutet, dass es
egal ist ob an CLK eine aktive steigende Flanke erfolgt und/oder an D
ein HIGH- oder LOW-Pegel anliegt, weil es passiert einfach nichts. Der
LOW-Pegel an S drückt dem D-Flipflop seinen Stempel auf, in dem dieser
bestimmt, dass Q solange auf LOW bleibt, wie R auf HIGH liegt.
Zeile 5: Eingang S ist aktiv (HIGH) und korrekterweise muss R
inaktiv (LOW) sein. CLK und D haben Kreuze und das bedeutet, dass es
egal ist ob an CLK eine aktive steigende Flanke erfolgt und/oder an D
ein HIGH- oder LOW-Pegel anliegt, weil es passiert einfach nichts. Der
HIGH-Pegel an S drückt dem D-Flipflop seinen Stempel auf, in dem dieser
bestimmt, dass Q solange auf HIGH bleibt, wie S auf HIGH liegt.
Zeilen 6 und 7: Diese beiden Zeilen wiederholen in einem gewissen
Sinne die beiden Zeilen 4 und 5, die jedoch unvollständig sind. An den
Eingängen R und S sieht man hier Impulse anstelle von Logikpegeln. Ein
kurzzeitiger HIGH-Impuls an R setzt das D-Flipflop zurück, Q ist LOW und
/Q ist HIGH. Ein kurzzeitiger HIGH-Impuls an S setzt das D-Flipflop, Q
ist HIGH und /Q ist LOW. Voraussetzung für diese Funktion ist, dass CLK
auf LOW liegt. Man betrachte dazu bitte das Impuls-Diagramm unterhalb
der erweiterten Wahrheitstabelle. Man sieht dort, dass die
RS-Flipflop-Funktion nur möglich ist wenn CLK auf LOW liegt.
Zeile 8: Wenn R und S auf HIGH sind, dann sind auch Q und /Q
auf HIGH gesetzt sind. Es spielt dabei, wie in den Zeilen 4 und 5,
keine Rolle was dabei an CLK und/oder D geschieht.
Der erste Schritt zum MonoFlipflop
Wir sehen im Schema auf der linken Bildseite das typische T-Flipflop,
realisiert mit einem D-Flipflop durch die Verbindung von /Q mit D. Jede
steigende Flanke des Taktsignales an Ue (CLK) ändert den Logikpegel an
Ua (Q). Jedesmal wenn Ua auf HIGH gesetzt ist, besteht zusätzlich die
Möglichkeit mit der Reset-Taste diesen HIGH-Pegel auf LOW
zurückzusetzen. Dies illustriert der zweite Resetimpuls im Diagramm auf
der rechten Bildseite. An dieser Stelle der Schaltung wirkt im folgenden
Kapitel die Monoflop-Komponente.
Wenn die Reset-Taste nicht gedrückt ist, setzt der Pulldownwiderstand R1
den Reseteingang R auf LOW. Über Pullup- und Pulldownwiderstände
lesen wir mehr im Elektronik-Minikurs:
Das MonoFlipflop
Anstelle der Reset-Taste und des Pulldownwiderstandes sieht man hier ein
RCD-Netzwerk, bestehend aus R1, R2, D1 und C1, zwischen Q-Ausgang und
R-Eingang. Dieses Netzwerk erzeugt die Monoflop-Funktion. Die beiden
Digramme auf der rechten Bildseite erklären wie die Schaltung des
MonoFlipflop funktioniert.
Diagramm 1 zeigt was geschieht, wenn die Taktperiode an Ue (CLK) grösser
ist als die Impulsdauer an Ua, die durch die Zeitkonstante R1*C1
definiert ist. Mit der steigenden Flanke des ersten Taktimpulses an Ue
wird das T-Flipflop gesetzt und der Ausgang Ua (Q) geht auf HIGH (= Ub).
Nun beginnt C1 sich über R1 aufzuladen. Durch die zunehmende Ladung von
C1 steigt die Spannung UR (R für Reset) am Reseteingang.
Übersteigt UR etwa die halbe Betriebsspannung Ub/2, wird das
T-Flipflop zurückgesetzt. Ua (Q) geht auf LOW, der Ausgangsimpuls von
etwas mehr als 5 Minuten ist beendet und C1 entladet sich sehr schnell
über D1 und R2. Damit ist der Anfangszustand für den nächsten Taktimpuls
an Ue (CLK) wieder hergestellt.
Diagramm 2 zeigt was geschieht, wenn vor Ablauf der Monoflop-Impulszeit
ein weiterer Taktimpuls an Ue eintrifft? Dann wirkt die Funktion des
T-Flipflop und der Ausgang Ua (Q) wird vorzeitig auf LOW zurückgesetzt.
Mit dem nächsten Takt an Ue wieder auf HIGH und mit dem übernächsten
wieder auf LOW. Fazit: Ist die Taktperiode an Ue kürzer als die
Monoflop-Impulszeit, arbeitet die Schaltung als T-Flipflop, ist sie
grösser, arbeitet sie als Monoflop. Daher nenne ich diese Schaltung
MonoFlipflop. Damit kann man eine weitere Schaltung oder ein
Gerät einschalten, verzögert automatisch abschalten lassen oder mit der
selben Taste vorzeitig abschalten, aber jederzeit auch wieder erneut
einschalten.
Wenn lange Impulszeiten zum Einsatz kommen sollen, benötigt man für C1
eine grosse Kapazität und für R1 einen grossen Widerstand. Für C1 kommen
dann vorzugsweise hochqualitative Tantal-Elkos in Frage, damit der
Reststrom möglichst gering bleibt. Der Reststrom eines Tantalelko ist
aber meist immer noch so gross, dass die Berechnung mit der
RC-Zeitkonstante und die Berücksichtigung der Triggerschwelle zu ungenau
ist. Die Impulsdauer ist wegen dem Reststrom des Tantalelko meist
grösser als man erwartet. Man muss meist mit R1 empirisch abgleichen, in
dem man den Wert von R1 reduziert. Eine Timerschaltung dieser Art taugt
nur, wenn die Toleranz der Impulsdauer keine grosse Rolle spielt, - z.B.
bei einer automatisch verzögerten Abschaltung eines batteriebetriebenen
Gerätes.
Prellfreies ansteuern des MonoFlipflop
Würden wir den CLK-Eingang des MonoFlipflop (Bild 5) direkt mit einer
Taste steuern, würde das MonoFlipflop durch das Prellen mehrfach gesetzt
und zurückgesetzt. Die Schaltung wäre unbrauchbar. Daher wird das zweite
D-Flipflop des CD4013B oder MC14013B als Entprell-Monoflop eingesetzt.
Ein reines Monoflop also. Auch das geht ganz einfach mit einem
D-Flipflop. Man setzt den D-Eingang konstant auf HIGH und die erste
steigende Taktflanke am CLK-Eingang setzt den Q-Ausgang auf HIGH.
Solange man allerdings die Taste drückt, fliesst ein Strom durch R6 in
die Basis zum NPN-Transistor T1. Dadurch schliesst seine
Kollektor-Emitter-Strecke C1 kurz. C1 wird durch R2 erst aufgeladen wenn
die Taste losgelassen wird. Die Ladung, und somit die Zeit bis zum
Reset, dauern nach Loslassen der Taste etwa 100 ms. Lange genug damit
das Prellen beim Öffnen der Taste nicht wirksam werden kann. Man kann
auf R6 und T1 verzichten, wenn man dafür die Zeitkonstante R2*C1
wesentlich grösser wählt. Sie sollte dann mindestens eine Sekunde
betragen, denn die Taste muss vor dem Ende des 1s-Impulses minus die
Prellzeit der Taste losgelassen werden. Wartet man zu lange, riskiert
man beim Loslassen der Taste eine unerwünschte prellende Impulsfolge zum
CLK-Eingang des nachfolgenden D-Flipflop, dem eigentlichen MonoFlipflop.
R6 ist so hochohmig gewählt, dass ein Entladestrom von C1 über T1
genügend begrenzt bleibt. Dadurch wird T1 von einem zu hohen Stromimpuls
wirksam geschützt.
An dieser Stelle möchte ich noch ganz wichtig darauf hinweisen, dass
langsame analoge Spannungsänderungen nur an pegelsensitiven Eingängen,
wie beim Set- oder Reseteingang, zulässig sind, jedoch auf gar keinen
Fall an flankensensitiven Eingängen, wie bei Takteingängen (CLK)! Das
Datenblatt schreibt bei solchen Eingängen meist auch ganz klar vor wie
gross die maximalen Flankenanstiegs- und Flankenabfallzeiten (Maximum
Clock Rise- and Falltime) sein dürfen. Beim CD4013B und MC14013B sind es
10 µs bei einer Betriebsspannung von 10 VDC.
Das Entprell-Monoflop ist eine etwas exotische Methode mechanisch
erzeugte Impulse zu entprellen. Es geht dabei nicht um eine Schaltung
mit geringstmöglichem Aufwand. Es steckt das Lernziel zugrunde,
schaltungstechnisch etwas dazu zu lernen, das unüblich aber trotzdem
sinnvoll ist. Gerade dann z.B. wenn ein mechanischer Kontakt, den man
unbedingt einsetzen muss, eben nur in der Form einer Arbeitskontaktes
zur Verfügung steht. Wenn man mit einem Umschaltkontakt oder Umtaster
arbeiten kann, geht's auch mit weniger Aufwand mit einem RS-Flipflop,
wie dies der Grundlagenkurs
Prellfreier Schalter / Taster entprellen von Patrick Schnabel zeigt.
Anstelle der dort gezeigten beiden NOR-Gatter kann man auch ein
D-Flipflop eines CD4013 verwenden, wobei Set und Reset mit dem Umtaster
angesteuert wird. Clk muss dann auf LOW und D (Data) kann auf LOW oder
HIGH gesetzt sein.
Die Katze aus dem Sack...
Bild 7 zeigt nun endlich wozu die Schaltung eingesetzt wird und dem Kenner meiner Elektronik-Minikurse kommt ein Teil dieser Schaltung etwas bekannt vor. Es ist Bild 4 in:
Die Schaltung aus Bild 6 ist in Bild 7 eingebettet. Der Ausgang Ua
steuert den NPN-Transistor T2 und dieser den PNP-Transistor T3, der die
nachfolgende batteriegespiesene Kleinschaltung, angeschlossen an +Ua
(oben rechts), mit der 9-VDC-Blockbatterie verbindet.
Ein Druck auf die Taste schaltet die nachfolgende Schaltung ein und ein
zweiter wieder aus. Erfolgt kein zweiter Tastendruck innerhalb der
Monoflopzeit von etwas mehr als 5 Minuten, beendet diese
Monoflopfunktion die Betriebsdauer der nachfolgenden Schaltung. Diese 5
Minuten können durch Variation von R4 und/oder C2 (Bild 6) verändert
werden.
Wozu braucht es die Kleinleistungsdiode D3? Sie dient dem
Verpolungsschutz. Man kann eine 9-VDC-Blockbatterie zwar falsch gepolt
nicht einsetzen, aber kontaktieren eben schon und dies würde ausreichen
um die Schaltung zu zerstören. Mit dem Kurzschlusstrom durch D3 wird
dies wirksam verhindert.
Durch die Wahl eines leistungsfähigeren Transistors T3 kann auch ein
grösserer Strom an +Ua ein- und ausgeschaltet werden, wobei dann auch
Schaltung mit T2 angepasst werden müsste. Damit beim Einschalten der
nachfolgenden Schaltung der Spitzenladestrom in C5, der, je nach
angeschlossener Schaltung, auch einen grösseren Wert haben könnte, nicht
für T3 gefährlich hoch wird, sorgt die Stromanstiegsverzögerung,
bestehend aus R7, C4 und R8. Diese Schaltung "federt" den Ladevorgang
von C5 genügend ab. Auch mit dieser "Abfederung" lässt sich
experimentieren. Die gesamte Schaltung ist beliebig modifizierbar.
Ist die Schaltung im ausgeschalteten Zustand wirklich stromlos?
Wenn T2 und T3 offen sind, eindeutig ja. Der Ausgang +Ua ist stromlos bei angeschlossener Last. Aber wie sieht es mit der Schaltung in Bild 6 aus? Dazu noch einmal die Schaltung in Bild 6:
Langzeit-MonoFlipflop: Im ausgeschalteten Zustand ist Ua auf
LOW-Pegel, also identisch mit GND. Durch R4 fliesst somit kein Strom und
der Reseteingang R ist durch R4 und durch die vollständige Entladung von
C2 eindeutig auf LOW gesetzt. /Q liegt auf HIGH und ist mit D verbunden.
Deswegen fliesst aber kein Strom, weil ein CMOS-Eingang bei korrektem
Logikpegel immer extremst hochohmig ist.
Entprell-Monoflop: Die selben Überlegungen betrifft die
Monoflopschaltung im linken Teil in Bild 6. Die Taste ist im Ruhezustand
offen und der CLK-Eingang ist mit R1 auf LOW definiert. Somit fliesst
nirgends ein Strom, ausser der vernachlässigbar niedrige Reststrom in
die Speisung des IC, der gemäss Datenblatt mit maximal 2 µA bei 25 Grad
Celsius angegeben ist. Bei einer Batteriekapazität von 400 mAh, welche
für eine 9-VDC-Block-Alkalimanganbatterie typisch ist, beträgt die
theoretische Lebensdauer, wenn die Schaltung inaktiv ist, 200'000
Stunden, was beinahe 23 Jahren sind, - wäre der Selbstentladungsstrom
der Batterie nicht höher als diese 2 µA.
Thomas Schaerer, 06.05.2001 ; 29.04.2002 ; 14.03.2003(dasELKO) ; 17.12.2003 ; 04.12.2004 ; 14.02.2006 ; 15.12.2008