Forum
hochstabiler Frequenzsynthesizer / PLL / Chip (Elektronik)
» ... Dazu folgende Schaltung:
»
»
» Wenn C4 fehlt, arbeitet die PLL stabil in Bezug auf die Ausgangsfrequenz,
» jedoch mit einem gewissen Phasenjitter, der durch die restliche
» Rippelspannung an R4 verursacht wird. Ist C4 dabei, reduziert dieser den
» Rest-Rippel und somit den Jitter signifikant.
»
» Mehr dazu liest Du in:
»
» "PLL-Frequenzsynthesizer mit digitalem Potentiometer"
» http://www.elektronik-kompendium.de/public/schaerer/pllsynth.htm
»
» Gehe zum Kapitel "3.5 Das Loop-Tiefpassfilter".
»
» Ich hoffe, dies hilft Dir in Bezug auf das Phasenjitterproblem ein Stück
» weiter. Um auf Dein Projekt näher einzugehen, fehlt mir momentan dazu die
» Zeit.
---
Wenn man gleich eine C-Gruppe macht mit noch einem, zwei parallel
und noch kleinerer Cap. <..> 100n, ..<..>.. 10n, oder so;
halt getüftelt passend und an passenden Stellen auf dem Print platziert,
könnte man den Jitter praktisch wegradieren.
Vernünftig halt, damit anderseits wieder nix davonlauft; "Umwelteinflüsse", "Schwebungen".
-- So mein Gedanke dazu,,..
---
--
...und täglich grüßt der PC:
"Drück' ENTER! Feigling!"
Gesamter Thread: