Der analoge Schalter I (der JFET)

 

Einleitung

In einem Newsletter im Jahre 2002, in der Zeit als das Elektronik-Kompendium noch E-ONLINE hiess, erklärte ich, dass das Jahr 2003 im Zeichen des Switched-Capacitor-Filter (SC-Filter) stehen soll. Mit diesem Elektronik-Minikurs begann ich mein Versprechen schrittweise einzulösen. Beim SC-Filter werden analoge Signale schnell geschaltet, wobei ein elektronischer Schalter, ein Kondensator und eine Taktfrequenz ein Widerstand simuliert, der mit einem weiteren Kondensator eine einfache Filterstufe bildet. Dazu braucht es in den integrierten SC-Filter-ICs analoge elektronische Schalter auf der Grundlage von MOSFETs. Also wollen wir auch verstehen wie diese Metall-Oxyd-Feldeffekt-Transistoren, die MOSFETs, als Schalter arbeiten. Es gibt aber auch noch einen anderen Typ von Feldeffekt-Transistoren, bei dem es sich lohnt ihn näher kennen zu lernen, weil es für ihn als Schalterelement für analoge Spannungen (z.B. Audiosignale) interessante Anwendungen gibt. Es ist der so genannte Sperrschicht- oder Junction-Feld-Effekt-Transistor (JFET). Mit diesem Bauteil wollen wir uns hier näher befassen. Man lernt dabei auch auf welche Details es beim Schalten anologer Spannungen ankommt. Ich empfehle dazu zuerst den Grundlagenkurs Unipolarer Transistor - Feldeffekt-Transistor von Patrick Schnabel zu lesen.

In diesem Elektronik-Minikurs soll der Leser etwas mehr über den JFET verstehen lernen und dazu kommt etwas ziemlich Unbekanntes, nämlich die Steuerung des Gate mit einem Strom, um den Drain-Source-Widerstand, im eingeschalteten Zustand des JFET, zusätzlich zu reduzieren. Dies eignet sich besonders für Schalteranwendungen.

Achtung: An Stelle von Drain-Source-Widerstand liest man ab dieser Stelle RDS oder RDSon.

Definition: Was bedeuten beim (J)FET die Worte offen und geschlossen? Offen bedeutet nicht, dass der Drain-Source-Kanal offen und frei ist für den Stromfluss. Ganz im Gegenteil, es gilt der Vergleich mit einem Relaiskontakt oder Schalter. Wenn dieser offen ist, kann kein Strom fliessen. Ist dieser geschlossen, ist ein Stromfluss zwischen Drain und Source möglich. Im offenen Zustand ist RDS sehr hochohmig und im geschlossenen Zustand ist RDSon (on = eingeschaltet) niederohmig (sehr bis extrem niederohmig beim Leistungs-MOSFET).



Der obsolete BF245A und die Alternativen

BF245A, BF245B und BF245C gibt es nicht mehr! Da ich für viele Projekte - auch für die Elektronik-Minikurse - stets die A-Version (BF245A) benötig(t)e, evaluierte ich nach einem Ersatz. Ich fand zwei JFETs, den J113 und den PN4393 von FAIRCHILD. Beide Typen sind in den Parametern für Schaltanwendungen praktisch identisch zum BF245A. Der J113 ist jedoch leichter erhältlich (Farnell: Mai 2014) und er ist sehr preiswert. Es gibt kleine Unterschiede im Bereich der Gate-Source-Spannung, wobei allerdings die Parameter dazu etwas unterschiedlich gesetzt sind. Man informiere sich in den Datenblättern des BF245A (obsolet), J113 und PN4393. Für die Schaltungen hier und in andern Elektronik-Minikursen, ist diese angebotene Alternative problemlos einsetzbar.

TO-92-Gehäuse, aufgepasst! Man muss darauf achten, dass die Reihenfolge Gate-Source-Drain bei den J113 und PN4393 umgekehrt ist zum BF245A. Das ist aber kein Problem, man muss diese J113- oder PN4393-Gehäuse (TO-92) vor dem Einlöten einfach um 180 Grad drehen. Man beachte dazu die TO-92-Bilder in den Datenblättern. Der Source-Anschluss bleibt dabei in der Mitte der beiden andern Anschlüsse. Drain und Source werden nicht vertauscht, obwohl dies bei JFETs zulässig wäre. Genau das ist schliesslich der Grund, warum sich JFETs sehr gut zum Schalten von analogen Spannungen bzw. AC-Spannungen eignen.

Wenn man bereit ist SMD-ICs zu verarbeiten, gibt es für die BF245A, BF245B und BF245C die gleichwertigen Nachfolger BF545A, BF545B und BF545C von NXP (NXB-Datenblatt), die ebenso recht preiswert sind, erhältlich bei "SOS - Distribution für elektronische Bauteile":

Bei genaueren Untersuchen stellt man aber fest, dass der so genannte Nachfolger in der SMD-Version bereits "ein alter Hut" ist, wie ein Philips-Datenblatt aus dem Jahre 1996 beweist:

Weil es die echten Alternativen gibt und die Alternativen mit geringen Abweichungen in den Parametern, bleibt dieser Elektronik-Minikurs zum Thema analoger Schalter mit einem JFET unverändert bezogen auf den BF245A, ausser mit ein paar wenigen Ausnahmen, die gekennzeichnet sind.



Das Datenblatt des N-Kanal-JFET BF245

Wir haben das Datenblatt des BF245 vor uns und wir lernen diesen N-Kanal-JFET etwas näher kennen. Diesen JFET gibt es in drei Varianten, den BF245A, BF245B und BF245C. Diese drei unterscheiden sich u.a. in den maximal möglichen Drain-Strömen, wenn das Gate Source-Potenzial hat. Der BF245 arbeitet nach dem Verarmungsprinzip, d.h. er ist selbstleitend, wenn das Gate Source-Potenzial hat und sperrt, wenn das Gate gegenüber der Source genügend negativ vorgespannt ist. Patrick Schnabel zeigt dies in seinem Grundlagenkurs Sperrschicht-Feldeffektransistoren (JFET).

Es gibt auch Anreicherungs-N-Kanal-FETs. Diese sperren, wenn das Gate Source-Potenzial hat und leiten wenn die Gate-Source-Spannung positiv ist. Dies gibt es nur unter MOSFETs und nicht unter JFETs. Dafür haben JFETs einen grossen Vorteil gegenüber MOSFETs: Man kann Drain und Source symmetrisch vertauschen! Symmetrisch heisst, dass sich die Parameter gleich bleiben. Diese Tatsache macht dieses Bauteil für das Schalten von analogen bipolaren Spannungen (z.B. Audio-Signale) besonders interessant und einfach. In integrierten analogen Schalter-ICs kommen allerdings MOSFETs (CMOS) zur Anwendung. Ein Elektronik-Minikurs zum Thema integrierte Analog-Schalter liest man in Der analoge Schalter II. Wir befassen uns hier jedoch nur mit JFETs für analoge Schalter-Anwendungen, also diskrete und nicht integrierte Lösungsansätze. Auch noch heute im Zeitalter der höchstintegrierten Schaltungen sind (quasi-)diskrete Lösungen manchmal optimal.

Teilbild 1.1 zeigt den minimalen Drainstrom, wenn das Gate Source-Potenzial (UGS = O VDC) hat, bei den drei JFET-Versionen BF245A, BF245B und BF245C und bei den drei zu vergleichenden JFET-Versionen J113, J112 und J111. Für den in Frage kommenden Ersatz des BF245A durch J113, ändert sich der minimale Drainstrom nicht nennenswert. Die Test-Drain-Source-Spannung beträgt bei beiden JFET-Typen +15 VDC. Der minimale Drainstrom spielt eine untergeordnete Rolle, wenn der wirkliche Drainstrom eindeutig niedriger ist als dieser. In einer signalverabeitenden Schaltung für niederfrequente Anwendung ist dies in der Regel der Fall, wie dies dieser Synchrongleichrichter in Teilbild 1.2 aus dem Elektronik-Minikurs Der Synchron-Gleichrichter mit Opamp,.... (siehe Bild 6) illustriert. Wenn an Ue eine AC-Spannung von 10 Vpp anliegt, dann hat der Drainstrom des JET einen Peakwert von 0.2 mA (Ue_peak/R2). Ein Faktor 10 weniger als der minimale Drainstrom.

In diesem Zusammenhang ist es auch wichtig, wie gross das Verhältnis zwischen R2 zu RDSon des eingeschalteten JFET ist. Je grösser dieses Verhältnis ist, um so kleiner ist die Spannung zwischen Drain und Source beim eingeschalteten JFET. Beim J113 liegt RDSon bei maximal 100 Ohm (J113-Datenblatt: On-Characteristics), beim BF245A sind es typisch 200 Ohm (BF245-Datenblatt: Fig.20). Maximalwertangaben dazu gibt es im BF245-Datenblatt nicht. Es ist aber anzunehmen dass dieser Wert deutlich über 200 Ohm liegt. Man darf also davon ausgehen, dass diesbezüglich der J113 dem BF245A bis zu einem Faktor 1.5 überlegen ist. Dem aufmerksamen Beobachter fällt auf, dass im eingeschalteten Zustand des JFET mit R3 ein kleiner Strom ins Gate fliesst. Dies ist ein Trick zur zusätzlichen Reduktion des RDSon. Mehr dazu im nächsten Kapitel.

Teilbild 1.3 vergleicht die maximalen negativen Gate-Source-Spannungen -UGS, die notwendig sind, damit der JFET sperrt, d.h. dass der Drain-Source-Schalter offen und (möglichst) hochohmig ist. Da unterscheiden sich die beiden JFETs BF245A mit -2.2V und J113 mit -3.0 V deutlich. Berücksichtigt man jedoch auch die Testbedingungen bezüglich der Drainströme, relativieren sich die Gain-Source-Spannungswerte. Beim BF245A sind es 200 µA (UDS = 15 V) und beim J113 nur 1µA (UDS = 5 V). Trotz der etwas höheren maximal notwendigen negativen Gate-Source-Spannung, ist der J113 dem BF245A sicher überlegen und sperrt besser.



Der JFET (BF245A) als Schalter

Teilbild 2.2 ähnelt der Emitterschaltung bei der Verwendung eines bipolaren NPN-Transistors, wie Teilbild 2.1 zeigt. Wenn DC-Spannungen geschaltet werden müssen, kann man gerade so gut einen bipolaren Transistor verwenden. Die Ansteuerung unterscheidet sich allerdings von der des JFET. Teilbild 2.1 zeigt es. Man benötigt zum Einschalten des bipolaren Transistors einen Basisstrom, der durch die positive Schaltspannung, der Basis-Emitter-Schwellenspannung des NPN-Transistors und R2 definiert ist. Im ausgeschalteten Zustand verbindet man die Basis über R2 mit GND, oder die Basis bleibt offen, was zwar funktioniert, aber trotzdem "unsauber" ist. Beim extrem hochohmigen Eingang des JFET (oder MOSFET) geht das nicht, weil sonst das zufällig umgebende elektrische Feld den Zustand des (J)FET bestimmt. Mehr dazu in Pullup-, Pulldown-Widerstand... im Kapitel "Elektrostatischer Einfluss auf ein offenes CMOS-Gate".

Die Teilbilder 2.2 und 2.3 zeigen ein einfaches Experiment, um den Widerstand zwischen Drain und Source im eingeschalteten Zustand des JFET zu testen. Die ermittelten Werte wurden mit jeweils 20 Exemplaren des Typs BF245A und J113 durchgeführt. Die Streuung untereinander war sehr gering. Dies kommt aber davon, dass (vermutlich) alle aus der selben Produktion stammten. In Wirklichkeit können die Abweichungen dieser typischen Werte grösser sein und das bedeutet, dass man bei einer industriellen Massenproduktion auf die Worstcase-Werte (Maximum bzw. Minimum) im Datenblatt achten muss. Hier geht es aber um etwas anderes. Es soll zeigen, welche Werte etwa zu erwarten sind beim BF245A und der Alternative J113 und wieviel besser diese Werte beim alternativen J113 sind, allerdings mit der angepassten maximalen Gate-Source-Spannung, die zur Öffnung des Drain-Source-Schalters dienen, -2 V für den BF245A und -3V für den J113.

Die beiden Schaltbilder 2.2 und 2.3 sind selbsterklärend und benötigen keinen weiterem Kommentar, ausser ein paar Hinweise. R1 hat einen Wert von 10 k-Ohm. Bei Ua = +5 VDC gibt dies bei eingeschaltetem JFET ein Drainstrom von 0.5 mA. In Bezug auf signalverarbeitende Anwendungen ist das ein passender Wert. Dazu kommt, dass er deutlich unterhalb dem minimalen Drainstrom von 2 mA (UGS = O V) liegt, zutreffend für BF245A und J113.

Teilbild 2.3 zeigt einen einfachen Trick RDSon erheblich zu reduzieren. Das Gate des N-Kanal-JFET wirkt in Richtung Source wie eine Diode die normalerweise mit einer negativen Spannung in Sperrichtung betrieben wird. Je grösser diese Sperrspannung ist, desto stärker schnürt das innere E-Feld den Drain-Source-Kanal ab und RDS erhöht sich. Das Umgekehrte ist aber in begrenztem Masse ebenso möglich: Man lässt über die Gate-Source-Strecke einen geringen positiven Strom fliessen. Dadurch reduziert sich die Sperrschicht und der Drain-Source-Kanal verbreitert sich zusätzlich, wodurch RDSon zusätzlich niederohmiger wird. Eine Reduktion von 200 Ohm (BF245A: Gate hat Source-Potenzial) auf etwa 50 Ohm ist mit einem Gatestrom von etwa 0.1 mA leicht möglich. Allerdings muss man eine geringe DC-Offsetspannung von wenigen mV in Kauf nehmen, was für reine AC-Anwendungen jedoch irrelevant ist. Wir machen dazu ein kleines Experiment in Bild 3:

Wichtige Info: Ab hier wird nur noch, wie bisher (vor Mai 2014), der JFET BF245A thematisiert. Allerdings sind die Schaltungen und Experimente ebenfalls für den J113 anwendbar, wenn auch mit leicht unterschiedlichen Parametern und Resultaten, wie wir sie weiter oben bereits erfahren haben.

Wie wir bereits wissen, im Gegensatz zu MOSFETs dürfen bei JFETs Drain und Source vertauscht werden. Genau diese Eigenschaft macht es sehr einfach diese JFETs zum Schalten von analogen AC-Spannungen (z.B. Audiosignale, EMG-Signale) einzusetzen. Wir betrachten jetzt das Ersatzschaltbild in Teilbild 3.1, das uns die Situation zeigt, wenn ein Gate-Strom IGS fliesst. D1 und D2 ersetzen die zwei Halbleiterübergänge des JFET zwischen Gate-Source und Gate-Drain. Da beide Halbleiterübergänge auf dem selben Chip des JFET sind, sind die Schwellwertspannungen beider Übergänge identisch. Dies ist jedoch dann nicht der Fall, wenn nur über einem Halbleiterübergang ein Strom fliesst. Hier im Ersatzschema durch D1. D1 hat einen geringfügig höheren Spannungsabfall als D2, wo kein Strom fliesst. Teilbild 3.2 zeigt die selbe Situation mit dem JFET. dU ist die Differenz von UD1 - UD2.

Bei geringen Gate-Strömen von etwa 10 µA bis 1 mA liegt die resultierende Differenzspannung dU zwischen etwa 0.3 mV und 3 mV. Die Auswirkung auf RDSon ist allerdings eindeutig, wie die kleine Tabelle in Teilbild 3.3 illustriert. Die Messung geht von einem RDSon von 230 Ohm aus, wenn das Gate Source-Potenzial hat. Dieser Wert unterliegt der Exemplarstreuung.

In Teilbild 3.4 sehen wir die typische einfache Art mit einem JFET analoge Spannungen zu schalten und wir überlegen uns was hier die Spannung dU bedeutet. Sie erzeugt eine DC-Offsetspannung. Wir gehen von der Tabelle in Teilbild 3.2 mit R = 100 k-Ohm aus. RDSon beträgt 38 Ohm und die Offsetspannung ist 1 mV. Verwendet man "normale" Opamps, fällt diese DC-Offsetspannung kaum ins Gewicht, weil die des Opamp oft grösser ist. Im Beispiel von Teilbild 3.4 hat der erste, als Impedanzwandler mit Verstärkung 1 arbeitende Opamp, eine DC-Offsetspannung von z.B. +5 mV. Dazu addiert sich die des JFET auf +6 mV. Die folgende Opampschaltung hat zufällig eine DC-Offsetspannung von -8 mV, was am Ausgang zu einer resultierenden DC-Offsetspannung von -2 mV führt. Man sieht an diesem Beispiel, dass eine Schaltung umfassend betrachtet werden muss. Anders sieht es natürlich aus, wenn man Low-Offset-Voltage-Opamps einsetzt. Da ist der Trick mit der Gate-Stromsteuerung eher nicht zulässig, weil solche Opamps setzt man schliesslich nur ein, wenn eine hohe DC-Präzision erwartet wird. In diesem Fall empfiehlt sich ein Analog-Switcher-IC in CMOS-Technologie.

Bisher unbekannt: Dieser Trick mit dem Gatestrom habe ich bisher in keinem Lehrbruch gefunden. Bisher ist mir aus Lehrbüchern nur die Steuerung und Schaltung mit negativer Spannung bei N-Kanal-JFETs bekannt. Also die allseits bekannte reine Spannungssteuerung. Auf die Exotik der zusätzlichen Steuerung mittels Gate-Strom kam ich ursprünglich aus Neugier, um herauszufinden ob dies möglich ist. Ich stellte fest, dass mit nur geringem Gate-Strom eine signifikante Reduktion des RDSon eintritt. Für reine Schalteranwendungen ist dies eine willkommene Verbesserung. Ich habe diesen Trick schon oft erfolgreich angewendet. Sollte ein Leser vom selben Trick schon gehört, gelesen oder selbst Erfahrungen gemacht haben, so wäre ich sehr daran interessiert, wenn er oder sie mir mit einer E-Mail (siehe ganz unten) darüber kurz berichten würde. Ich danke schon mal jetzt im Voraus.



Die Messung des Drain-Source-Widerstandes

Zu diesem Thema schrieb mir ein engagierter ELKO-Leser folgendes: "Mir ist unklar, ob die JFETs bei Ihnen wirklich +0.6 V Gate-Spannung brauchen, um genügend niederohmig zu werden. Können die FETs Ihrer Schaltung auch mit ca. +0.3 V statt +0.6 V durchgesteuert werden?"

Diese Frage ist sehr gut und ich habe sie etwas genauer untersucht. Wenn man es sich kurz überlegt, ist die Steuerung des Gate eines N-Kanal-JFET in den positiven Spannungsbereich nur bis zu dem Punkt eine Spannungssteuerung, wo die Gate-Source-Schwellenspannung gerade noch nicht überschritten wird, und diese Spannung beträgt soviel wie die Durchfluss-Spannung einer Silizium-Diode, z.B. einer 1N914, von etwa 0.6 VDC. Oberhalb dieser Schwellenspannung fliesst ein Gate-Strom und die Gate-Source-Spannung geht über in die typische Dioden-Charakteristik. Daher ist es oberhalb der Schwellenspannung eine Stromsteuerung. Bild 3 mit zugehörigem Text illustriert dies etwas.

Das Diagramm in Bild 5 beantwortet diese Frage, doch zunächst wollen wir uns damit befassen, wie man sinnvoll und mit einfachen Mitteln den RDSon eines JFET misst und dazu betrachten wir Bild 4:

Man kann RDSon eines JFET nicht einfach mit einem Ohmmeter messen, weil dieses selbst einen DC-Strom liefert und damit einen Spannungsabfall über der Drain-Source-Strecke erzeugt. Man muss daher genau auf die Polarität achten. Aber selbst wenn diese stimmt, misst man Unterschiedliches, ganz davon abhängig, ob man mit dem Ohmmeter im niedrigeren (da fliesst mehr Strom) oder im höheren Ohmbereich misst. Da wir es mit dem Schalten von AC-Spannungen zu tun haben, eignet sich zur Widerstandsbestimmung ebenso besser die AC-Spannung und ein AC-Strom im realistischen Anwendungsbereich. Das bedeutet konkret, dass der Drain-Strom bei einem BF245A stets eindeutig unter 4 mA (siehe Bild 1) liegen sollte.

Die Schaltung in Bild 4 zeigt, wie man die Messung vornehmen kann: Man benutzt einen Sinusgenerator SG mit einer AC-Spannung von 7 VAC (10 Vpeak). Diese Spannung kann auch niedriger sein, sollte aber nicht zu niedrig gewählt werden, weil man zwischen Drain und Source, im leitenden Zustand des N-Kanal-JFET BF245A, nur noch geringe Spannungen messen kann. Der Drainwiderstand RD sorgt für die Strombegrenzung. Es sind 0.7 mAeff oder 1 mA peak. Ein Widerstand von 10 k-Ohm ist gerade noch gross genug, damit Ua im Falle des eingeschalteten JFET noch reichlich gedämpft wird. Besser wäre in der Praxis ein Wert von 100 k-Ohm. Die vollständige Lösung dieses Problems illustrieren die drei Bilder 7 bis 9 mit zugehörigem Text.

Ua wird mit einem elektronischen Multimeter Um2 gemessen. Dadurch ist sichergestellt, dass der Eingangswiderstand hoch genug ist. Als DC-Spannungsquelle dient z.B. eine einstellbare zwischen 0 bis 3 VDC. Der Widerstand zur Begrenzung des Gate-Stromes ist ein Netzwerk aus RG, P1 und P2. P1 dient der Einstellung des höheren und P2 des niedrigeren Bereiches des Gate-Stromes. Wenn man für P2 ein logarithmisches Potmeter einsetzen kann, kann auf P1 verzichtet werden, weil mit P2 auch der obere Strombereich fein genug eingestellt werden kann. Es wird der Strombereich von 2.4 µA bis 1.4 mA bei UDC = 3 VDC abgedeckt. Zur Strommessung dient ein zweites Multimeter Im1 am Ausgang der DC-Spannungsquelle. Mit einem dritten Multimeter Um1 misst man die Gate-Source-Spannung UGS. Dieses sollte unbedingt einen hohen Eingangswiderstand von 10 M-Ohm oder mehr haben.

Die Messung beginnt damit, dass P1 auf Maximal- und P2 auf Minimalwert eingestellt sind. Nun fährt man mit der DC-Spannungsquelle langsam hoch und man notiert sich bei beliebigen Um1-Werten Ua, welche mit Um2 gemessen wird. Bei diesem Vorgang sollte Im1 auf einen empfindlichen Wert eingestellt sein, so dass man leicht erkennt, bei welcher DC-Spannung ein Gatestrom zu fliessen beginnt. Dieser Punkt liegt bei etwa 0.6 VDC. Nun stellt man auch P2 auf den Maximalwert und die DC-Spannungsquelle auf 3 VDC. Mit P2 kann man jetzt den Gate-Strom im µA-Bereich leicht einstellen und dazu Um1 und Um2 beobachten und notieren. Ist mit P2 der Minimalwert erreicht, setzt man die selbe Messung fort, bis man mit P1 den minimalen Wert erreicht hat. Wie RDSon aus Um2 und UAC berechnet wird, zeigt die Formel im Kasten von Bild 4. Da Um2 sehr viel kleiner ist als UAC, genügt die vereinfachte Formel. Damit kommen wir zur Auswertung in Bild 5:

Die Kurve mit den runden Messwerten ist die Kennlinie I/R welche den Gate-Strom (Gate-Source-Strom) IGS mit dem Drain-Source-Widerstand RDSon verbindet. Die Kurve mit den eckigen Messwerten ist die Kennlinie U/R welche die Gate-Source-Spannung UGS mit dem Drain-Source-Widrstand RDSon verbindet. Da ich nur wenige Messwerte aufgenommen habe, sind die Diagramme, da linear interpoliert, etwas eckig, was jedoch keine Rolle spielt um einen interessanten Effekt zu zeigen:

Man beachte den eingekreisten eckigen Messpunkt. Dieser liegt an der Schwellenspannung von 0.6 VDC wo die die Gate-Source-Strecke des JFET zu leiten beginnt. Man beobachte die feinpunktierte Linie I1. Der runde Messpunkt liegt auf 3 µA. Oberhalb dieses Messpunktes gilt die Messung mit dem Gate-Strom und daraus folgen UGS und RDSon. Unterhalb dieses Messpunktes gilt die Messung mit der Gate-Source-Spannung und daraus folgt RDSon. Es fliesst kein Gate-Strom. Die U/R-Kennlinie zeigt, wie wenig RDSon von der Gate-Source-Spannung abhängig ist, solange kein Gate-Strom fliesst. Es spielt daher praktisch keine Rolle ob der JFET als Schalter bei einer Gate-Source-Spannung von 0 VDC oder 0.5 VDC betrieben wird. Es macht aber bereits einen grossen Unterschied ob kein Gatestrom fliesst oder es fliessen 30 µA und dabei ändert sich die UGS - wegen der typischen Dioden-Charakteristik - nur noch geringfügig. Noch drastischer zeigt es sich wenn man den Gate-Strom auf 0.3 mA erhöht. Da reduziert sich RDSon um einen Faktor 10 im Vergleich dazu wenn das Gate Source-Potential hat. Im Vergleich dazu reduziert sich der selbe Widerstand nur um einen Faktor 1.6 wenn man die Gate-Source-Spannung von 0 VDC auf 0.6 VDC erhöht.

Fazit: Wenn die in Bild 3 und Text beschriebene DC-Offsetspannung irrelevant ist (AC-Anwendung), lohnt es sich den JFET im eingeschalteten Zustand mit einem geringen Gate-Strom zu betreiben. RDSon reduziert sich drastisch. Teilbild 13.2b illustriert ein solches Beispiel und ein weiteres findet man im Elektronik-Minikurs Steuerbares steiles Tiefpassfilter im Kapitel "Analoges Tiefpassfilter mit OTA" mit Bild 5.



Der diskrete Analogschalter mit JFET

Dieses Kapitel zeigt wie man mit JFETs AC-Spannungen mit niedrigen Strömen, wie sie z.B in Opampschaltungen vorkommen, schaltet. Bild 6 zeigt zwei Arten der Steuerung:

Die Schaltung in Teilbild 6.1 bietet die Möglichkeit den JFET mit einer positiven Steuerspannung Us ein- und mit einer negativen auszuschalten oder der JFET lässt sich mit einem einfachen Schalter ein- und ausschalten. Ob an Us eine positive Spannung anliegt oder Schalter S ohne Diode offen ist, kommt auf das selbe heraus: Das Gate des JFET hat wegen dem Widerstand R Source-Potenzial, der JFET leitet und damit ist er eingeschaltet. Liegt an Us eine negative Spannung oder Schalter S ist geschlossen, ist die Gate-Source-Spannung negativ. Bei der Verwendung des BF245A wissen wir, dass diese Spannung zum sicheren Sperren -2 VDC betragen sollte. Das heisst, dass Us um 2 V negativer sein muss, als die negativste Spannung an Ue bezüglich auf GND.

Die Schaltung in Teilbild 6.2 verzichtet auf die Diode und benötigt dafür einen Widerstand zwischen Gate und Us. Für die Sperrung des JFET mit einer negativen Spannung an Us würde es diesen Widerstand nicht benötigen, weil die Gate-Source-Strecke sperrt. Wird der JFET mit einem positiven Gate-Strom eingeschaltet, so muss dieser Strom begrenzt werden. Widerstand R kann man allerdings in einem sehr grossen Bereich wählen. Soll der Effekt der zusätzlichen Reduktion von RDSon durch einen schwachen Gate-Strom gering sein, kann R entsprechend gross gewählt werden. Bei mehr als 1 M-Ohm muss man allerdings bedenken, dass die Verbindung zwischen R und Gate des JFET möglichst kurz sein soll um den Einfluss von Störspannungen zu vermeiden. Um ganz sicher zu sein, kann man als Option zwischen Gate und GND einen Kondensator C von mindestens einigen nF schalten.

Wir kommen jetzt zu den Bildern 7, 8 und 9 mit dem sukzessiven Aufbau eines guten und wirkungsvollen analogen Schalter mit zwei JFETs des Typs BF245A.

Opamp IC:A arbeitet als Verstärker und Opamp IC:B als Impedanzwandler mit Verstärkung 1, ein typischer Buffer. Dies ist aber nur ein Beispiel, IC:B kann ebenso auch eine Verstärkerschaltung sein. Zwischen diesen Schaltungsteilen liegt der elektronische Schalter T mit dem BF245A und wir schauen uns genauer an, wie dieser die AC-Spannung schaltet.

Teilbild 7.2 illustriert die maximale AC-Spannung in Sinusform, welche die Drain-Source-Schaltstrecke von T passieren darf. Die Amplitude beträgt ±10 V (20 Vpp) bei einer Betriebsspannung von ±12 VDC. Dadurch ist im ausgeschalteten Zustand (Us = -12 VDC) gewährleistet, dass bei einem Signalspannungswert von -10 V noch eine Gate-Source-Spannung von -2 VDC an T liegt, die dafür sorgt, dass T als Schalter sicher offen ist. Im eingeschalteten Zustand (Us = +12 VDC) fliesst über R1 ein geringer Strom ins Gate von T1. Dies veringert, wie bereits erwähnt, RDSon zusätzlich. Allerdings ändert sich dieser Wert mit der Amplitude der Signalspannung U1, weil, wenn diese den negativen Maximalwert hat, ist der Strom ins Gate grösser, als im positiven Maximalwert. Ob RDSon einen Wert von 50 Ohm oder 200 Ohm hat, ist jedoch irrelevant wenn R2 im Verhältnis dazu sehr gross ist. Ist der Unterschied jedoch gering, wirkt der von U1 amplitudenabhängige RDSon mit R2 als Spannungsteiler in U2 amplitudenverzerrend. Ein ähnliches Problem besteht aber genauso bei den integrierten CMOS-Analogschaltern, was in dessen Datenblättern auch gut dokumentiert ist. Man tut also gut daran R2 gross zu wählen, was aber nicht ganz unproblematisch ist, wie man noch lesen wird.

Es ist noch zu beachten, dass R1 zur Begrenzung des Gate-Stromes, wenn Us auf +12 VDC geschaltet ist, nicht zu niedrig ist, weil, wie in Zusammenhang mit Bild 3 beschrieben, sonst in Richtung IC:B mit einer zu hohen DC-Offsetspannung zu rechnen ist, - falls dies relevant sein sollte. Wozu braucht es R2 vor dem nichtinvertierenden Eingang des Opamps IC:B? Wenn T eingeschaltet ist, benötigt es R2 nicht. Was aber geschieht mit Opamp IC:B wenn T ausgeschaltet ist, wenn R2 fehlt? Ganz einfach, der nichtinvertierende Eingang ist offen und es fehlt die GND-Referenz. Die Ausgangsspannung des Opamp IC:B driftet davon.

Der noch unerfahrene Anwender könnte nun zur Auffassung gelangen, dass R2 fast beliebig hoch sein kann, wenn man z.B. einen BiFET-Opamp (TL071, LF356) verwendet, weil der nichtinvertierende Eingang praktisch beliebig hochohmig und der Biasstrom extrem niedrig ist, als dass er bei hohem R2 eine signifikante DC-Offsetspannung an Ua bewirken könnte. Diese statische Überlegung ist richtig. Aber vergessen wir nicht, wir haben es auch mit dem Schalten einer AC-Spannung zu tun. Wenn T ausgeschaltet ist, haben wir zwischen Drain und Source von T und zwischen den Zuleitungen dorthin eine parasitäre Kapazität die leicht etliche pF betragen kann. Diese unerwünschte Kapazität bildet mit R2 ein passives Hochpassfilter erster Ordnung, das hohe Frequenzanteile auch dann überträgt, wenn T ausgeschaltet ist. Bei einer parasitären Kapazität von nur 10 pF und R2 von 100 k-Ohm beträgt die Grenzfrequenz 160 kHz. Das bedeutet, dass die Amplitude bei einer Frequenz von 160 kHz nur gerade um 3 dB gedämpft wird, wenn T ausgeschaltet ist. Dieses unerwünschte passive Hochpassfilter hat eine Dämpfungskurve von 20 dB/Dekade bzw. 6 dB/Oktave. Dies bedeutet, dass bei 8 kHz U1 um gerade 26 dB, also um einen Faktor 20 gedämpft wird. Wenn es dabei um ein Audiosignal geht, nennt sich dies nicht gerade ausgeschaltet, weil die hohen Frequenzanteile noch gut hörbar wären. Reduzieren wir R2 auf 10 k-Ohm verbessert sich die Dämpfung an Ua um weitere 20 dB, aber dafür steigt aus genanntem Grund geringfügig der Klirrfaktor an U2, bzw. an Ua. Also ist diese Schaltung noch nicht der Weisheit letzter Schluss und so kommen wir zum nächsten Schritt mit Bild 8:

Bild 8 illustriert eine zu Bild 7 invertierte Methode des Schaltens analoger Signale. Invertiert, weil eine Steuerspannung von -12 VDC die AC-Spannung in Richtung Ua einschaltet. Wenn Us = -12 VDC, ist T offen, R2 ist unbelastet und U2 = U1. Wenn R2 relativ niederohmig ist, wird unzureichend ausgeschaltet, wenn T leitet (Us = +12 VDC). Macht man R2 sehr hochohmig, bildet dieser bei offenem T mit dessen parasitärer Kapazität ein passives Tiefpassfilter erster Ordnung, das die Frequenzbandbreite der AC-Spannung reduziert. Also ist diese Schaltung noch immer nicht der Weisheit letzter Schluss und so kommen wir zur Lösung mit Bild 9:

Bild 9 vereinigt die beiden Methoden von Bild 7 und Bild 8. Mit Us = +12 VDC ist T1 ein- und T2 ausgeschaltet und mit Us = -12 VDC umgekehrt. Das ist eine sehr gute Methode, weil wenn die AC-Spannung eingeschaltet ist, wird T1 durch nichts Nennenswertes belastet. Durch T1 fliesst kein Drain-Strom. RDSon von T1 hat somit keinen dämpfenden Einfluss auf U2. Es gibt keine nichtlinearen Verzerrungen, weil in keinem Augenblick der Spannung von U1 zwischen Drain und Source eine Spannung abfällt. U1 ist identisch mit U2. T1 ist derart niederohmig, dass T1 mit der parasitären Kapazität des offenen T2 zwar ein passives Tiefpassfilter erster Ordnung bildet, jedoch ist die Grenzfrequenz mit etwa 100 MHz sehr hoch und daher für nieder- bis mittelfrequente Anwendungen irrelevant.

Wenn mit Us = -12 VDC T1 aus- und T2 eingeschaltet ist, ist der nichtinvertierende Eingang des Opamp IC:B mit GND niederohmig durch den leitenden T2 referenziert. Auch hier gilt für das Hochpassverhalten bei offenem T1 und dessen parasitärer Kapazität, dass die Grenzfrequenz in der Region von 100 MHz liegt. Man kann diese Schaltung auch als Umschalter betrachten: Man schaltet um zwischen Signalquelle und GND. Ein dreipoliger Umschalter für analoge Signale wird im Kapitel Der analoge Umschalter vorgestellt.

Der bipolare NPN-Transistor T3 (z.B. BC550) arbeitet als Inverter. Wenn T3 eingeschaltet ist (Us = +12 VDC), begrenzt der Kollektorwiderstand R3 den Kollektorstrom auf etwa 1 mA. Der Kollektor liegt auf -12 VDC und damit ist T2 offen. Damit T3 eingeschaltet ist, muss ein Basisstrom fliessen. Dieser fliesst, wenn Us = +12 VDC, begrenzt mit R4 auf etwa 0.06 mA. Das Verhältnis R4/R5 dient der Schaltschwelle von T3, die bei etwa Us = 0 VDC liegt (bei Ub = ±12 VDC). Dies bedeutet, dass bei dieser Spannung über R5 gerade die Basis-Emitter-Schwellenspannung von T3 liegt. Dies macht Sinn, weil damit die Umschaltung etwa symmetrisch zur Betriebsspannung erfolgt. Es ist aber sinnvoll, dass man mit einem relativ steilflankigen Steuersignal umschaltet, damit die Dauer wo T1 und T2 gleichzeitig leiten, möglichst kurz ist und so der Ausgang von IC:A1 nur sehr kurzzeitig stärker als notwendig belastet wird. Dies ist bei angegebener Dimensionierung dann sicher garantiert, wenn der Tastgrad sehr gross ist. Dies ist der Fall, wenn die Schaltfrequenz sehr niedrig ist (z.B. Schaltersteuerung).

Wir sehen uns jetzt noch zwei weitere Steuerschaltungen in Bild 10 an:

Teilbild 10.1 unterscheidet sich von Bild 9 nur darin, dass auch T1 (Bild 9) nicht direkt von der Steuerspannung Us abhängig ist. Die Gates beider JFETs (Steuersignale Q und /Q) werden durch die Kollektoren von T3, bzw. T4, gesteuert. T3 und T4 sind NPN-Transistoren.

Teilbild 10.2 erweitert die Steuerschaltung dadurch, dass Us nicht an die symmetrische Betriebsspannung, hier ±12 VDC, angepasst sein muss. T3 kann durch ein TTL- oder (H-)CMOS-Signal gesteuert werden. Die Schaltschwelle von Us liegt bei etwa 1.3 VDC. Wenn Us = logisch HIGH (> 1.3 VDC), fliesst durch T3 ein Basis- und ebenso ein Kollektorstrom. T3 ist eingeschaltet. Der T3-Kollektorstrom erzeugt den T4-Basisstrom. T4 ist ebenfalls eingeschaltet. Es fliesst ein T4-Kollektorstrom und Q, der das Gate von T1 (JFET) steuert, liegt auf +12 VDC. T1 ist eingeschaltet. Weil zwischen Kollektor und Emitter des T4 nur eine sehr kleine Spannung von weniger als 0.1 VDC vorliegt, kann in T5 kein Basis- und somit auch kein Kollektorstrom fliessen. T5 ist offen und die Spannung von /Q beträgt -12 VDC. T2 (JFET) ist offen. Wenn Us = logisch LOW (< 1.3 VDC), ist T3, und damit auch T4, offen. Q hat eine Spannung von beinahe -12 VDC und T1 (JFET) ist offen. T5 erhält einen Basis- und dieser erzeugt einen Kollektorstrom. Dadurch liegt /Q auf +12 VDC und T2 (JFET) leitet.



Der analoge Umschalter

Teilbild 11.1 zeigt eine einfache Umschaltung von drei oder auch vielen Eingangsspannungen. Die Umschaltung arbeitet mit dem Opamp IC:A als invertierender Verstärker mit einer Verstärkung von -1. Dadurch liegt der invertierende Eingang auf virtuellem GND-Potential. Drain und Source des eingeschalteten JFET haben praktisch GND-Pegel, weil der Vorwiderstand (R1, R2 oder R3) mit 100 k-Ohm etwa 300 mal grösser ist als RDSon des eingeschalteten JFET. Hier muss man das Gate beim eingeschalteten FET (T1, T2 oder T3) auf GND und nicht über den Vorwiderstand auf +12 VDC schalten, weil sonst der Gate-Strom, der automatisch zum Knotenpunkt am invertierenden Eingang fliesst, ein DC-Spannungsabfall über R4 erzeugt und dieser sich an Ua als unbrauchbar hohe DC-Offsetspannung manifestiert.

Teilbild 11.2 zeigt die DC-Offsetwirkung durch leichte Veränderung der Skizze. So wird die Funktionsweise sogleich augenfällig. R5 und R4 bilden mit IC:A ebenso einen invertierenden Verstärker. Diode D symbolisiert die Schwellwertspannung zwischen Gate und Source des JFET (T1). Da R4 und R5 gleich gross sind, resultiert, wenn R5 an +12 VDC liegt, an Ua eine Spannung von annähernd -12 VDC. Dies wäre völlig unbrauchbar!

Die Kondensatoren C1 bis C3 in Teilbild 11.1 sind eine Option. Bei der vorliegenden Wahl von R5 bis R10 von 100 k-Ohm, eignen sich Kondensatorwerte von etwa 10 nF zur Unterdrückung von Störeinflüssen, besonders bei längeren Zuleitungen vom Schalter. Werte ab 100 nF eignen sich zur sanfteren Umschaltung, wie z.B. zur Unterdrückung von Schaltknackgeräuschen bei Audioanwendung. Jedoch nicht übertreiben, weil sonst beim zu langsamen Öffnen und Schliessen des JFETs sich lästige Verzerrungen bemerkbar machen.



Knackfreie Audio-Umschaltung für ein Lautsprecherdemogerät

Bei der folgenden Schaltung mit JFETs geht es um etwas Spezielles. Es wird kein Audiosignal umgeschaltet. Umgeschaltet werden Lautsprecher. Diese Schaltung ist also ein kleines Detail eines Lautsprecherdemogerätes. Das Problem ist, dass mechanisches Umschalten von Lautsprechern, z.B. durch Relais, immer lästig knackt, wenn gerade ein Signal anliegt. Da elektromechanische Kontakte bekanntlich grosse Schaltverzögerungen haben und diese erst noch schlecht reproduzierbar sind und prellen, eignet sich die Umschaltung bei Phasennulldurchgang des Audiosignales schlecht. Eine andere Methode ist die, dass auf einen Umschaltimpuls erst das Audiosignal abgeschwächt, dann zum nächsten Lautsprecher umgeschaltet und zum Schluss das Audiosignal wieder auf den vorherigen Wert zurück gesteuert wird. Die Schaltung in Bild 12 zeigt wie dies funktioniert:

Um es gleich vorweg zu nehmen, es wird hier nur gerade die hier interessierende JFET-Schaltung wiedergegeben und beschrieben. Eine allfällige E-Mail-Anfrage betreffs der ganzen Schaltung des Lautsprecherdemogerätes beantworte ich nicht, weil dies zu aufwändig wäre.

Das Herzstück der uns interessierenden Schaltung ist eingerahmt. Die gesamte Schaltung zwischen Ue und Ua wird eingeschlauft zwischen dem Line-Ausgang eines Vorverstärkers und dem Line-Eingang eines Endverstärkers. Will man zum nächsten Lautsprecher umschalten, schaltet der Steuereingang Us von +15 VDC auf GND. Damit startet die Dämpfung des Stereo-Audiosignales an Ua. Innerhalb der Zeit in der an Ua fast kein Audiosignal wirkt, schaltet die Steuerung zum nächsten Lautsprecher. Leicht verzögert schaltet Us wieder von GND auf +15 VDC und das Stereo-Audiosignal an Ua steigt wieder auf den ursprünglichen Wert. Man siehe dazu die beiden Signaldiagramme in Bild 12 unten links.

Im normalen Betriebszustand liegt Us auf +15 VDC, der PNP-Transistor T1 ist stromlos und dessen Kollektor liegt über R3 auf -15 VDC. Damit liegen alle Gates der JFETs T2 und T3 ebenfalls auf -15 VDC. T2 und T3 sind offen. Die Verstärkung der Schaltung um den Opamp IC:A wird durch R8, R9, R10 und R11 bestimmt und beträgt -1. Schaltet Us von +15 VDC auf GND, liegt am Kollektor des T1 +15 VDC. C1 ladet sich durch R4. Bei einer positiveren T2-Gate-Spannung als etwa -2 VDC beginnt T2 zu leiten. Dies reduziert den Audiostrom zum invertierenden Eingang des IC:A. Allerdings steigt dafür die Verstärkung und die Spannung an Ua reduziert sich nur mässig und wird erst noch verzerrt. Dies vermeidet T3 der leicht verzögert ebenfalls in den leitenden Zustand gesteuert wird und damit reduziert sich zusätzlich die Verstärkung. R11 wird mit dem RDSon von T3 parallel geschaltet.



Sample/Hold und Tiefpassfilter mit umschaltbarer Grenzfrequenz

Zum Schluss noch in Kürze zwei weitere Anwendungsbeispiele für analoge JFET-Schalter. Es folgen hier keine Schaltungsdimensionierungen. Diese Beispiele dienen bloss weiteren Anregungen JFETs als elektronische Schalter zu verwenden. Praktische Anwendung und Dimensionierung liegen bei Interesse im Aufgabenbereich des Lesers. Es werden hier sowieso zwei Dinge vorausgesetzt: Der Leser muss wissen was eine Sample/Hold-Schaltung überhaupt ist und wie ein aktives Tiefpassfilter zweiter Ordnung funktioniert. Beides ist nicht Gegenstand dieses Elektronik-Minikurses. Beides kann man aber im Buch Halbleiter-Schaltungstechnik von U.Tietze und Ch. Schenk lernen.

Teilbild 13.1 illustriert eine Sample/Hold-Schaltung. Liegt Us auf +Ub (positive Betriebsspannung), sperrt Diode D, JFET T leitet, weil dessen Gate Source-Potenzial hat und die Spannung an C folgt der Spannung von Ue. Liegt Us auf -Ub, sperrt T und dies hält die vorhin gesampelte Spannung an C (Hold-Funktion) bis zum nächsten Sampling aufrecht.

Teilbild 13.2a zeigt ein Tiefpassfilter zweiter Ordnung mit einem Opamp. Diese Grundschaltung wiederholt sich in Teilbild 13.2b als ein Tiefpassfilter gleicher Art, jedoch mit zwei umschaltbaren Grenzfrequenzen. Es werden die frequenzbestimmenden Kondensatoren umgeschaltet. Liegt Us auf +Ub, sind T1 und T3 eingeschaltet. Damit sind C1 und C3 aktiv. Liegt Us auf -Ub, sind T2 und T4 eingeschaltet. Damit sind C2 und C4 aktiv. I ist eine Inverterschaltung. Ob diese diskret realisiert ist oder in intergrierter Form zum Einsatz kommt, interessiert hier nicht. Die weiter oben beschriebene DC-Offsetspannung im mV-Bereich bei positiver Gatesteuerung der JFETs wirkt sich hier nicht aus, weil die Filterkondensatoren diese selbst wirksam unterdrücken.

Ein weiteres Beispiel findet man im Elektronik-Minikurs Steuerbares steiles Tiefpassfilter im Kapitel "Analoges Tiefpassfilter mit OTA" mit Bild 5.



Thomas Schaerer, 25.04.2003 ; 14.12.2003 ; 01.01.2004 ; 26.02.2006 ; 29.05.2014