Forum
Board-AnsichtVorschlag 555er mit 4017er und AND Torschaltung (Schaltungstechnik)
verfasst von schaerer
, Kanton Zürich (Schweiz), 03.09.2012, 15:59 Uhr
» 
Beim AND-Eingang, wo die Kathoden der beiden Dioden angeschlossen sind, muss ein Widerstand von z.B. 10 k-Ohm nach GND geschaltet werden.
Dieser Widerstand hat eine Pulldown-Funktion!
Wenn Pin1 und Pin2 auf LOW (GND) geschaltet sind, leitet keine der beiden Dioden. Das ist für den NAND-Eingang das selbe, wie wenn keine Dioden angeschlossen sind. Dieser AND-Eingang ist offen. Die Spannung am AND-Eingang richtet sich nach dem augenblicklichen Zustand des örtlichen E-Feldes, sofern es ein CMOS-AND-Gatter ist. Das ist heute in der Regel üblich.
Auf diese Weise kann eine so erzeugte positive Spannung Werte bis zur positiven Betriebsspannung des AND annehmen (IC-interner Überspannungsschutz oder die Funktion des parasitären internen Thyristors). Die so erzeugte negative Spannung bleibt bei maximal der Diodenflussspannung von etwa -0.7 V.
Was am Ausgang eines CMOS-Gatters passiert, wenn der Eingang offen ist, zeigt folgendes Bild:
Den Text dazu und mehr zu diesem Thema erfährst Du hier:
"Pullup-, Pulldown-Widerstand..."
http://www.elektronik-kompendium.de/public/schaerer/pullr.htm
--
Gruss
Thomas
Buch von Patrick Schnabel und mir zum Timer-IC NE555 und LMC555:
https://tinyurl.com/zjshz4h9
Mein Buch zum Operations- u. Instrumentationsverstärker:
https://tinyurl.com/fumtu5z9
Gesamter Thread:
, 03.09.2012, 13:03, 03.09.2012, 14:11, 03.09.2012, 13:15, 03.09.2012, 14:37, 03.09.2012, 20:52, 03.09.2012, 14:42, 03.09.2012, 15:25, 03.09.2012, 15:59, 03.09.2012, 16:29, 03.09.2012, 17:08, 03.09.2012, 20:37, 03.09.2012, 18:17