Intel Itanium

Der Itanium von Intel ist eine Prozessorfamilie für Enterprise-Server und Mainframes. Hierzu entwickelten die Unternehmen Intel und Hewlett-Packard im Jahr 1994 zusammen die IA64-Architektur eines 64-Bit-Prozessors, den Intel als Itanium herausbrachte.
Der Itanium sollte als reiner Server-Prozessor IBM POWER, Oracle SPARC (Sun) und PA-RISC ablösen. Seine Stärke war im Gleitkommabereich und konnte dort alles abhängen, was bis dahin möglich war.

Leider versagte dieser Prozessor auf mehreren Ebenen: Kurz vor der Einführung steigerten Intel und AMD die Geschwindigkeit ihrer Desktop- und Server-Prozessoren erheblich. Problematisch war die schlechte Performance bei altem x86-Code und Mangel an Software-Unterstützung. Bis zur Einstellung der Itanium-Produktfamilie waren die verfügbaren Compiler nicht in der Lage, die nötige Parallelisierung auszureizen, mit der der Itanium seine Leistungsfähigkeit hätte ausspielen können.
Hinzu kam das Desinteresse der etablierten Server-Hersteller. Außer HP hat kaum ein anderer Hersteller den Itanium in größerer Breite eingesetzt.
Mit der Einführung der 64-Bit-Erweiterung von AMD (AMD64) bei Desktop- und Server-Prozessoren verloren die Itanium-Prozessoren ihr Alleinstellungsmerkmal und waren vom Preis-Leistungsverhältnis her weniger interessant.
Der Itanium blieb nur noch dort interessant, wo man Systeme einsetzen wollte, wo mehrere hundert Prozessoren skaliert werden mussten.

Architektur den Intel Itanium (Modell: Merced)

Prozessor-Architektur Itanium

Das Innere der IA64-Architektur ist mit einem L3-Cache von 2 oder 4 MByte, einem L2-Cache mit 96 kByte und einem L1-Cache mit insgesamt 32 kByte ausgestattet. Intern laufen die Caches mit dem vollen Prozessortakt. Außerhalb des Gehäuses werden sie mit 2 x 133 MHz und 64 Bit angesprochen.
Der L1-Cache ist mit je 16 kByte für Instruktionen und Daten aufgeteilt. Die Instruktionen werden in reinen IA-64 und IA-32 Code aufgeteilt und an die unterschiedlichen Ausführungseinheiten verteilt.
Die IA-64-Architektur hat 4 Integer-Einheiten (I und M), 4 Multimedia- und zwei Gleitkommaeinheiten. Die Gleitkommaeinheiten greifen direkt auf den L2-Cache zu, so dass der L1-Cache etwas entlastet wird.
Der L3-Cache befindet sich auf einem externen Modul, das aber mit 128 Bit und vollem Prozessortakt angesteuert wird.
Nachdem der Itanium in der Version 1 nicht so der Bringer war, hat Intel die Version 2 herausgebracht. Mit höheren Taktraten, einen Systembus mit 2 x 200 MHz (400 MHz) und 256 kByte L2-Cache.

EPIC - Exlici Parallel Instruction Computing

Nach EPIC muss der Compiler mit allen Mitteln versuchen den Code in parallel ausführbare Häppchen zu zerlegen. Dabei müssen einige Regeln beachtet werden.
In der IA-64-Architektur besteht ein Häppchen aus drei Befehlen zu je 41 Bit. Dazu kommen noch 5 Bit, die Auskunft über die Befehle geben und Informationen über das Ende der Parallelität enthalten.
Zwischen den parallelausgeführten Befehlen darf keine Abhängigkeit bestehen. Ist das doch der Fall, unterbricht der Prozessor den Programmablauf.

Weitere verwandte Themen:

Teilen:

Produktempfehlungen

Computertechnik-Fibel

Die Computertechnik-Fibel, das Computer-Buch

Das will ich haben!