Forum

Ein Schmitt-Trigger? Das RS-Flipflop tut es auf seine Weise. (Schaltungstechnik)

verfasst von schaerer , Kanton Zürich (Schweiz), 20.10.2016, 20:28 Uhr
(editiert von schaerer am 20.10.2016 um 20:51)

Es sieht danach aus, dass die Schaltung funktioniert auf Grund dieses Diagrammes im CD4027-Datenblatt. Beachte rote Umrandung mit der RS-Funktion und dem Hinweis mit der blauen Umrandung:

Der Reset-Eingang liegt fix auf HIGH. Liegt Set, weil C#2µ2 entladen, auf LOW, liegt Q auf LOW. Beim Tastendruck springt Set auf HIGH. Weil jetzt Set und Reset auf HIGH sind, ist Q ebenfalls auf HIGH.

Taste loslassen und C#2µ2 entladet sich über R#10k. Unterhalb von 12V/2 an Set springt Q auf LOW.

WICHTIG: Dieser sich beschleunigende Vorgang erfolgt durch die interne Kreuzverkopplung der Set/Reset-Funktion! Die ist ein Mitkopplungseffekt, ähnlich wie beim Schmitt-Trigger!

Es passiert genau das, was man mit einer Hysterese (Schmitt-Trigger) bezweckt. Allerdings bedeutet dies hier, dass die zusätzliche Mitkopplung mit R#200k nichts Relevantes beiträgt. Kann man weglassen.

Dann noch zur langsamen Spannungsänderung am Set-Eingang. Das ist durchaus zulässig. Im Datenblatt des CD4027 gibt es nur eine Vorschrift betreffs minimal zulässiger Steilheit für den Clock-Eingang. Das ist wichtig, damit die Timing-Aktion im IC nicht ins Chaotische gerät.

Übrigens, es ist durchaus zulässig wenn die Spannung am CMOS-Eingang sich langsam ändert, wenn dadurch die unmittelbare Folgeschaltung nicht darunter leidet. Nur darauf kommt es an....

Genau eine solche CMOS-Eingangsstufe gibt es z.B. beim CD4093
. . . . http://pdf.datasheetcatalog.com/datasheet/nationalsemiconductor/DS005982.PDF
Die Eingangsspannung darf dabei sich beliebig langsam ändern.

WICHTIG! Das gilt nicht für einen CMOS-Ausgang. Da ist, wegen dem Überlappungseffekt der beiden Drainströme des N- und P-Kanal-FET, der Strom im Ub/2-Bereich relativ hoch. Allerdings hat der User gar keine Möglichkeit dies zu beeinflussen, weil die hohen Flankensteilheiten IC-intern vorgegeben sind. Wegen diesen trotzdem hohen aber sehr kurzzeitigen Peakströme zwischen +Ub, IC und GND, schaltet man zwischen +Ub und GND ein Kerko. Dieser liefert in IC-Nähe dem IC diesen sehr kurzzeitigen Spitzenstrom. Ohne diesen Kerko käme es beim IC zum sehr kurzzeitigen Unterbruch der Betriebsspannung. Daran schuld hat die Zuleitungsinduktivität. Deshalb, der Kerko ist sowas wie der Fels in der Brandung, der dem System eine wertvolle Stütze ist, weshalb er auch als Stütz-Kondensator bezeichnet wird. :ok: :cool:

--
Gruss
Thomas

Buch von Patrick Schnabel und mir zum Timer-IC NE555 und LMC555:
https://tinyurl.com/zjshz4h9
Mein Buch zum Operations- u. Instrumentationsverstärker:
https://tinyurl.com/fumtu5z9

antworten

Gesamter Thread:

Transistor Halteschaltung - Dominik, 18.10.2016, 07:26

Transistor Halteschaltung - Strippenzieher, 18.10.2016, 09:10

Transistor Halteschaltung - Dominik, 18.10.2016, 09:38

Transistor Halteschaltung - Strippenzieher, 18.10.2016, 13:52

Transistor Halteschaltung - Dominik, 18.10.2016, 16:40

Transistor Halteschaltung - xy, 18.10.2016, 19:01

Transistor Halteschaltung - Strippenzieher, 18.10.2016, 21:21

Transistor Halteschaltung - Strippenzieher, 18.10.2016, 14:08

Ein Schmitt-Trigger ist das wohl nicht. - schaerer, 19.10.2016, 07:59

Ein Schmitt-Trigger ? - Strippenzieher, 19.10.2016, 09:08