Forum

Einloggen | Registrieren | RSS  

Suche:  

Suche Schaltung zur Zeitverzögerung von Clocksignalen (Schaltungstechnik)

verfasst von Sauerlaender(R), 13.05.2009, 22:19 Uhr

Hallo,
vielen Dank für Antworten


» » Ich habe bereits das Clocksignal durch 4xOder-Gater geschleift um die
» Durchlaufzeiten mitzunehmen. Dies fkt. jedoch, gibt es manchmal aussetzer
» da clock und data nicht ganz passen
»
» Digitalschaltungen, die bewusst die Verzögerung von Gattern ausnutzen,
» sind in meinen Augen gefährlicher Pfusch. ;-)
»
» » ich bebötige eine Schaltung mit der 5V Clocksignale (5V,1Mhz,16 Pulse)
» um einen Clock nach "rechts" shiften kann.
»
» Wenn Du ein T-periodisches Signal um T verschieben würdest, hättest Du
» wieder das Ausgangssignal, denn ich nehme an, dass die clock nicht erst in
» dem Moment gestartet wird. Was Du gezeichnet hast, ist das Unterdrücken von
» einem clk Impuls.
»

Doch der clock besteht immer aus 16er Paketen die alle paarhundert µs gepulsed werden.

» Wenn ich Dein Diagramm richtig lese, würde das Unterdrücken des ersten clk
» Impulses allerdings eine Multiplikation deines Wertes mit 2 bedeuten. Bist
» Du Dir dessen bewusst und willst Du das?
da bin ich mir nicht ganz sicher, der Hintergrund ist der das ich aus eine 15bit Wort ein 16Bit Wort machen will.Bei dem 15Bit Wort ist das erste Bit allerdings immer "1" ==> siehe neuer Anhang

» Das Nachfolgende 16-bit System erwartet ja auf die erste clk Flanke das
» höchstwertigste Bit (B15), erhält aber B14.
»

das 16-bit system erhält quasi bit 16 das immer "1" ist

» Dein Problem ist wohl eher, dass Dein Ausgangssignal vor der Ausgabe von
» B14 high ist, Du aber gerne ein low Signal hättest. Interessant wäre, ob
» Du ein weiteres Signal zur Verfügung hast, dass den Beginn der
» Übertragungssequenz angibt.
nein leider nur ein CS der aber stark schwankt und der µC kann diesen nicht genau plazieren

Dann könntest Du einfach ein AND-Gatter in den
» Datenpfad schalten und den zweiten Eingang des AND mit einen Signal
» belegen, was für die Dauer des nicht vorhandenen 16. Bits 0 ist.
» Leider hast Du recht wenig Informationen gegeben, so dass ich hier nur
» raten kann, ob das vielleicht ein geeigneter Lösungsweg wäre.
»
» Achso: Zum Verzögern eines Signals um eine clk Periode nutzt man
» üblicherweise ein Flipflop. Aber die clk mit einem clk-synchronen FF
» verzögern... da verknoten sich meine Gehirnwindungen Das schaff ich heute
» Abend nicht mehr. :-P
»
» Was mir gerade noch auffällt: Soll t_Per in Deiner Zeichnung die clk
» Periode darstellen? Dann ist die aber äußerst merkwürdig eingezeichnet...
 stimmt, danke

Ich habe ein verzögerungsglied mit mehreren Gattern+RC Beschaltung aufgebaut und so den Clock verschoben (unsaubere Methode, hat aber funktioniert.

Ich will jetzt versuchen ein solches Delay IC zu verwenden?

http://de.farnell.com/maxim/ds1000z-500/delay-line-5-tap-500ns-soic8/dp/117365?_requestid=520977

Was hälst du von der Methode?







» Gruß
» Torsten

antworten

Gesamter Thread:

Suche Schaltung zur Zeitverzögerung von Clocksignalen - Sauerlaender(R), 12.05.2009, 21:30 (Schaltungstechnik)
Suche Schaltung zur Zeitverzögerung von Clocksignalen - Torsten(R), 12.05.2009, 23:01
Suche Schaltung zur Zeitverzögerung von Clocksignalen - Sauerlaender(R), 13.05.2009, 22:19