Forum
Board-AnsichtFET & MOSFET (Elektronik)
verfasst von Herby
, 11.09.2007, 22:24 Uhr
Hallo erikl
» » »
» » » Aufg. 1: Mit Zunahme der Temperatur nimmt der Drainstrom ab. Wie
» lässt
» » » sich das erklären und anhand welcher Gleichungen bzw. Formeln?
» » »
» » » Vielleicht über die Beweglichkeit???
»
» Richtig! Die Formel dafür kannst Du Dir in der Fachliteratur besorgen. (
» µ(T) ~ T^(-3/2) )
Die Formel für die Beweglichkeit ist auch in meinem Skript zu finden, aber die Verbindung zum Drainstrom fehlte.
» » » Aber warum nimmt diese dann ab. Liegt das daran, dass sich im Kanal
» » immer
» » » mehr Ladungsträger tummeln? Eigentlich nimmt aber doch die
» Kanalfläche
» » » auch zu, durch Vergrößerung der Spannung ---> Vergrößerung
» » » Inversionskanal????
»
» Das ist ein anderer Zusammenhang, nämlich Ids = f(Uds),
» also die Ausgangskennlinie des FETs, wobei konstante Temperatur angenommen
» wird (dabei handelt es sich also NICHT um die Temperaturabhängigkeit,
» sondern um die Spannungsabhängigkeit des Drainstroms).
Ok 
» » » Aufg. 2. Unterschied zwischen einem selbstleitenden und
» » selbstsperrenden
» » » FET?
» » »
» » » Der selbstleitende FET besitzt bereits im spannungslosen Zustand
» einen
» » » Übertragungskanal für Ladungsträger zwischen Source und Drain.
»
» Auch richtig! Beim selbstleitenden FET (auch depletion-FET
» genannt) existiert zwischen S und D ein durchgehender Kanal desselben
» Leitfähigkeit-Typs (z.B. n-Kanal), der durch Anlegen einer (neg.)
» Sperrspannung zwischen p-Gate und n-Source abgeschnürt werden kann. Das
» Gate ist (im obigen Fall) p-dotiert, und die mit steigender Sperrspannung
das Gate ist p-dotiert??? Muss ich nochmal nachlesen. Wenn es doch p-dotiert ist, dann rufe ich doch nur noch mehr Elektronen in den Kanal, oder nicht?
» sich ausdehnende Raumladungszone schnürt den Kanal ab, s. z.B. @ Thomas
» Schaerer: http://www.elektronik-kompendium.de/sites/bau/1101211.htm
» bei "Funktionsweise".
» » » Bei einem selbstsperrenden FET wird erst ein
» » » entsprechender Inversionskanal gebildet.
»
» Wieder richtig. Man nennt diese auch "enhancement-FETs", und die sind -
» bei Sperrschicht- oder auch jFETs genannt
» (j für junction) - viel seltener, da aufwendiger in der Herstellung. Hier
» werden die Dotierungen so gewählt, dass die Raumladungszone (RLZ) der
» Gate-Source-Sperrschicht schon bei Uds=0V den Kanal abschnürt. Erst durch
» "Abbau" dieser RLZ durch eine (beim n-Kanal FET) positive Spannung
» zwischen G & S wird der Kanal durchlässig. Natürlich geht das bei Si-jFETs
» nur gut bis zu Ugs <= +0.5V , weil darüber schon ein merklicher Gate-Strom
du meinst DRAIN-Strom oder?
» in Flussrichtung fließen würde.
» Aus diesem Grund stellt man enhancement-FETs fast ausschließlich als
» MOSFETs her. Hierbei ist das Gate vom S-D-Kanal durch eine extrem dünne
» isolierende (meist SiO2-) Schicht getrennt, und wirkt durch Influenz, weil
» eine positive Spannung an der Gate-Elektrode (wieder auf einen
» n-Kanal-MOSFET bezogen) im p-dotierten Gebiet unter ihr eine entsprechende
» Ansammlung von Elektronen bewirkt,
» die dann - wenn bei genügend hoher Ugs überall zwischen den n-dotierten
» S- & D-Bereichen vorhanden - einen leitenden n-Kanal bilden (s. z.B.
» wieder hier im ELKO bei Thomas Schaerer:
» http://www.elektronik-kompendium.de/sites/bau/0510161.htm
» ).
Vielen Dank für deine ausführlichen Erklärungen
Liebe Grüße
Herby
Gesamter Thread:
, 10.09.2007, 21:27 (Elektronik), 11.09.2007, 12:52, 11.09.2007, 15:44, 11.09.2007, 22:24, 11.09.2007, 23:32, 14.09.2007, 11:41, 14.09.2007, 13:05, 15.09.2007, 11:05