Forum

Tri-State-Logik (Elektronik)

verfasst von BernhardB, Berlin, 19.12.2013, 19:41 Uhr

Hi,

» ich habe gerade ein kleines Experiment zur Tristate Logik gemacht. Der Sinn
» ist ja das beide FETs sperren, wenn Tristate aktiviert ist. Das hab ich
» auch mal in einer Simulation ausprobiert, aber sobald beide FETs sperren
» geht der Ausgang immer gegen 5V wenn er nicht von außen beschaltet ist.

Nun ja. Wie wäre es, wenn Du mal ein richtiges" Experiment machst- also mit Lötkolben und realem Schaltkreis?
Vorher vielleicht auch mal ein Blick in einschlägige Datenblätter? Nehmen wir mal den guten alten 74HC126, weil es hier im Elko einen Artikel gibt, der sich darauf bezieht und der auch Deinem "Experiment" etwas ähnlich sieht.
Da finden wir dann einen Parameter Ioz, das ist der Ausgangs- Leckstrom im tristate- Zustand. Bei Vcc = 6 Volt liegt der zwischen +/- 0,01 und +/- 0,5 µA bei 25 °C.
Nun kannst Du Dir mal die parasitären Widerstände ausrechnen und abschätzen, welchen Eingangswiderstand ein Voltmeter braucht, um die reale Ausgangsspannung messen zu können (vgl. auch den Beitrag von Hartwig!).

Das wäre die Realität. Auch da wird der Ausgang zu irgendeinem Spannungswert driften- seeeehr hochohmig zwar, aber real. Nur wird das nicht die Hälfte der Betriebsspannung sein, weil die Widerstände, wie gesagt, hauptsächlich parasitäre sind.
Und praktisch ist der genaue Wert auch (im Rahmen der Datenblattangaben natürlich) völlig schnuppe, weil die dem tristate- Ausgang in einer praktischen Anwendung parallel liegenden aktiven Ausgänge ja um Größenordnungen niederohmiger sind.

Zu Deinem Simulationsergebnis kann ich nur sagen, dass aus einer Simulation immer nur das rauskommen kann, was irgendwer vorne reingegeben hat. Hier wären das im Modell der FETs irgendwelche Werte für die Kanalwiderstände im gesperrten Zustand. Sehr hochohmige, aber doch sicherlich an die Realität angelehnt (s. die obigen Werte) und scheinbar für Deine beiden FETs gleich.

Gruß
Bernhard