Forum

Tri-State-Logik (Elektronik)

verfasst von geralds , Wien, AT, 19.12.2013, 16:56 Uhr

--
» Wie gesagt, da ist natürlich noch keine Logik drin. Aber wenn man denn Fall
» von beide sperren haben möchte, kann man ja auch einfach die Gates jeweils
» mit Source verbinden. Und ich hab das simuliert. Und wenn der Ausgang nicht
» auf ein bestimmtes Potential gebracht wird stellt sich V_DD / 2 ein am
» Ausgangspin.

---
Tri-State heißt auch anders in der Handhabe High-Z, heißt hohe Impedanz.
Damit soll sich, ja, VDD/2 ergeben, weil sich die "unbelasteten" Impedanzen
(Imp. zu Plus, Imp. zu GND) zum Messgerät ausgleichen.
nämlich:::
-->> die Messspitze rot liegt in der "Mitte" der Versorgung - zwischen den MOSFETs -,
Msp-schwarz auf GND und die Leckströme durch die beiden MOSFETS,
unter' der angelegten Spannung VDD, machen diese Drift möglich.
-- ist ja eben alles hoch-, bis höchstohmig.

Daher muss man bei Tri-State auch noch einiges mehr
beachten, als bei einem normalen Totem-Pol.

->> Tri-State_Ausgang, Tri-State_Eingang -- beide müssen
mit der Impedanz angepasst werden.
Tri-State "floatet" beim High-Z Zustand.
Zweck: eine andere Logik kann an dieser Leitung, ohne zu
stören, bzw. ohne gestört zu werden, ihr Digi-Ding spielen.
In der Fehlanpassung liegen die meisten Fehler - sind am
Häufigsten beim Routen der Leiterbahnen zu finden.
Die IC-Platzierung ist das Nächste, dann die Terminierung.

So mal im Groben.

So gesehen - dein Aufbau ist soweit ein Ansatz, ok, aber der richtige
Impedanz-Abschluss und die richtige Eingangsbeschaltung fehlen.
'Auch das Messsystem ist hierin zu involvieren'.

Texas hat ein ganzes Buch, einige Bücher, dazu.

Grüße
Gerald
---