Forum

Tri-State-Logik (Elektronik)

verfasst von Seb , 19.12.2013, 12:31 Uhr

Hallo,
ich habe gerade ein kleines Experiment zur Tristate Logik gemacht. Der Sinn ist ja das beide FETs sperren, wenn Tristate aktiviert ist. Das hab ich auch mal in einer Simulation ausprobiert, aber sobald beide FETs sperren geht der Ausgang immer gegen 5V wenn er nicht von außen beschaltet ist. Sobald ich ein Widerstand nach GND lege geht der Eingang wie erwartet sofort auf GND. Also es fließt kein Strom. Aber wie kann es sein das der Ausgang, sobald beide FETs gesperrt sind. Und bevor beide gesperrt haben der Ausgang auf GND lag, er sich 5V (hälfte der Betriebsspannung annähert, aber sobald ich ihn beschalte sofort gegen Null geht. (Eingänge liegen auf definiertem Potential!)

Gruß Seb

Gesamter Thread:

Tri-State-Logik - Seb, 19.12.2013, 12:31 (Elektronik)

Tri-State-Logik - Seb, 19.12.2013, 12:44

Tip: Tri-State Logik nachbasteln - geralds, 19.12.2013, 13:19

Tip: Tri-State Logik nachbasteln - Se, 19.12.2013, 13:29

Tri-State Vorlage - Seb, 19.12.2013, 13:32

Tri-State-Logik - Hartwig, 19.12.2013, 15:46

Tri-State-Logik - Seb, 19.12.2013, 16:13

Tri-State-Logik - geralds, 19.12.2013, 16:56

Tri-State-Logik - Seb, 19.12.2013, 17:18

Tri-State-Logik - hws, 19.12.2013, 19:17

Tri-State-Logik - Seb, 20.12.2013, 21:12

Tri-State-Logik - schaerer, 19.12.2013, 21:28

Tri-State-Logik - Seb, 20.12.2013, 21:09

Tri-State-Logik - hws, 20.12.2013, 21:38

Tri-State-Logik - schaerer, 20.12.2013, 21:58

Tri-State-Logik - hws, 20.12.2013, 22:13

Tri-State-Logik - schaerer, 21.12.2013, 08:31

Tri-State-Logik - BernhardB, 19.12.2013, 19:41