Forum

D- und RS-FlipFlop (Elektronik)

verfasst von schaerer  , Kanton Zürich (Schweiz), 26.02.2011, 18:19 Uhr

» Hallo,
»
» Es gibt ja taktzustandsgesteuerte und taktflankengesteuerte RS-FlipFlops.
»
» Was ist nun der Unterschied?

Taktzustandsgesteuert = Der Spannungszustand nach der Flanke bestimmt den Ausgangszustand.

Taktflankengesteuert = Die Schaltflanke alleine bestimmt die Änderung. Im Bild von Dir, wird dies durch die Impulserzeugung mit den drei Invertern (One-Shot-Eigenschaft) erzeugt.


» Was macht das D-FF überhaupt?

Der D-Eingang heisst so, weil dieser Eingang Daten (Data) einliest. Das bedeutet fuer einen 1-Bit-Speicher - und das genau ist ein D-FlipFlop - nichts anderers, als dass die Taktflanke der logische Zustand am D-Eingang speichert und auf den Q- und /Q-Ausgang ausgibt.

Wenn also D = HIGH und Q = LOW, setzt die Traktflanke Q auf HIGH, falls sie vor der Taktflanke LOW war. Und das Ganze umgekehrt. Das Datenblatt sagt auch ob die steigende oder fallende Taktflanke diese Schaltfunktion ausübt. Während dieser sehr kurzen Verzögerungszeit sind C und C' auf HIGH und erfüllen so die Bedingung, dass für diese kurze Zeit (im mittleren bis höheren 10ns-Bereich je nach Typ der Logikfamilie) der R-S-Zustand am Eingang zum eigentlichen R-S-FF im Innern übertragen wird.

Genau das was ich hier versuche mit Worten zu schreiben, kannst Du in der Wahrheitstabelle nachvollziehen. Wirklich Sinn machen nur die Angaben in der 3. und 4. Zeile. Die Zeilen 1 und 2 zeigen, dass sich an Q (und /Q) nichts ändert und bei Zeile 4 heisst es "zu vermeiden", weil mit jedem Takt das interne FF nämlich "Vögel kriegt", weil es nämlich nicht weiss worauf es reagieren soll, auf S = HIGH oder LOW = HIGH. Das stimmt nämlich nicht, dass Q nach dem Takt auch wirklich immer HIGH ist.

Eine Serieschaltung von mehreren D-FF (Q mit D verbunden) erzeugt ein sogenanntes Schieberegister...


» Ich habe ein Bild mit einem taktflankengesteuerten FlipFlop upgeloadet.

Die beiden kreuzgekoppelten NAND-Gatter bilden das eigentliche R-S-FF. Gesetzt oder zurückgesetzt wird das R-S-FF mit der steigenden Flanke an C, je nach dem ob S = HIGH und R = LOW oder umgekehrt.

Die Übernahme des Datenzustandes an den R-S-Eingängen erfolgt durch einen ganz kurzen HIGH-Impuls, erzeugt durch die Verzögerungzeit der drei Inverter die in Serie geschaltet sind.


» In der Wahrheitstabelle da sind ja solche Zeichen(Sind das Flanken??).

Diese Zeichen deuten an, dass das FF auf ansteigende Flanken triggert.
Ich hoffe, diese Angaben helfen Dir weiter.

»

--
Gruss
Thomas

Buch von Patrick Schnabel und mir zum Timer-IC NE555 und LMC555:
https://tinyurl.com/zjshz4h9
Mein Buch zum Operations- u. Instrumentationsverstärker:
https://tinyurl.com/fumtu5z9

Gesamter Thread:

D- und RS-FlipFlop - Kaspersky, 26.02.2011, 15:33 (Elektronik)

D- und RS-FlipFlop - schaerer, 26.02.2011, 18:19

D- und RS-FlipFlop - Kaspersky, 26.02.2011, 19:30

D- und RS-FlipFlop - **gast**, 26.02.2011, 19:44

D- und RS-FlipFlop - schaerer, 26.02.2011, 20:05

D- und RS-FlipFlop - Kaspersky, 26.02.2011, 19:50

D- und RS-FlipFlop - schaerer, 26.02.2011, 20:10

D- und RS-FlipFlop - Kaspersky, 26.02.2011, 20:23

D- und RS-FlipFlop - **gast**, 26.02.2011, 20:34

D- und RS-FlipFlop - soso, 26.02.2011, 20:38

D- und RS-FlipFlop - schaerer, 26.02.2011, 20:39

D- und RS-FlipFlop - soso, 26.02.2011, 20:43

D- und RS-FlipFlop - soso, 26.02.2011, 20:49

Tja, wer ... - hws, 26.02.2011, 21:15

Ausnahme... - schaerer, 26.02.2011, 21:22

Tja, wer ... - soso, 26.02.2011, 21:46

Tja, wer ... - klausthal, 27.02.2011, 08:33

Tja, wer ... - schaerer, 27.02.2011, 08:58

Tja, wer ... - geralds, 27.02.2011, 11:37

Tja, wer ... - **gast**, 26.02.2011, 22:11

D- und RS-FlipFlop - geralds, 26.02.2011, 21:33

D- und RS-FlipFlop - Kaspersky, 26.02.2011, 22:13