Forum

fragen über SN74LS673 (Bauelemente)

verfasst von oliblues, 04.09.2009, 14:41 Uhr

Hallo

Ein Paar Unklaheiten über 16 bit Register:





Wenn ich das richtig verstanden habe, bei der vorletzten Zeile, bei fallender Flancke auf "CLK" wird der nächste Ausgang high. Stimmt das überhaupt?

Was ist wenn der Register Ausgang "P15" erreicht wird + 1 Clocksignal? Fängt es bei "P0" wieder an?

Danke und tschüss

Gesamter Thread:

fragen über SN74LS673 - oliblues, 04.09.2009, 14:41 (Bauelemente)

fragen über SN74LS673 - geralds, 05.09.2009, 14:36

fragen über SN74LS673 - oliblues, 07.09.2009, 12:17

fragen über SN74LS673 - geralds, 07.09.2009, 12:53

fragen über SN74LS673 - oliblues, 07.09.2009, 12:57