Forum
Board-AnsichtFrequenzregelung mit CD4046 - Schaltungsumbau, weil Patschen (Elektronik)
verfasst von geralds
, Wien, AT, 25.08.2017, 20:33 Uhr
(editiert von geralds am 25.08.2017 um 20:39)
» Hallo Gerald,
»
» Du hast zwar schon abschliessend für die Unterstützung danken
» abgeschlossen. Allerdings löse ich mein Versprechen ein und versuche noch
» etwas beizutragen. Es gelang mir das ganze Schema im Landscapeformat
» auszudrucken, wo die Schrift sauber scharf dargestellt sind. Mal sehen was
» draus wird...
»
» Ich sehe gewisse Teile wo ich dazu etwas schreiben werde. Aber zuerst
» nochmal Deinen Text durchlesen....
»
» » Den Simulator habe angeworfen um Grundgerüste zu erstellen.
» » Ich selbst bin auch kein Fan davon, aber manchmal hilft es die Gedanken
» in
» » die gewünschte Richtung zu lenken.
» » Ich habe schon auch einen Lochrasteraufbau, naja ich mache alles mit 1:1
» » Bauteilen, mit SMD eben.
» » Das dauert auch seine Zeit, alles sauber gelötet zu haben.
» » Steckbrettaufbauten mag ich eher nicht, sehe ich ähnlich wie mit dem
» » Simulator.... "geht, geht net,,,geht, geht net.."...
»
» Man kann schon mit dem Steckbrett eher kleine Sequenzen einer Schaltung
» prüfen, wenn man die Problematik mit den steilen Transienten
» (Schaltflanken) berücksichtigt und die Leitungen kurz hält. Ein
» Pseudo-GND-Plan kriegt man mit der Basis-Aluplatte hin, wo man von
» veschiedenen Stellen kurze Drahtverbindungen vom GND-Plan zu den Pins
» erstellen kann. Beim GND-Plane muss man an verschiedenen Stellen M3-Gewinde
» bohren, wo man Löfähnchen anschrauben kann. Nur klar, auch das hat seine
» Grenzen.
»
» » Ich will von zwei Quellen am Pin 3 des PLL triggern.
» » Am Synch-Eingang sollen extern vom zweiten Modul die Takte reinkommen.
» » Diese werden mit dem Komparator aufbereitet und landen am Eingang des
» » logischen ODERs als Rechtecksignal.
»
» Das ODER wäre ein NODER (NOR). Da stellt sich mir die Frage, warum nach
» dem NOR ein Schmitt-Trigger-Inverter folgt, weil nämlich die Schaltflanke
» am Ausgang eine CMOS-gerechte Steilheit haben muss. Das ist dann aber nicht
» der Fall, wenn am Eingang von Pin 2, die Steilheit nicht gross genug ist.
» Das kann durchaus sein, weil der Pullup-R58 mit 56 k-Ohm deutlich zu
» hochohmig ist. Runter damit auf 10 k-Ohm oder auch etwas weniger. Oder Du
» schaltest den ST-Inverter vor den Pin 2 des NOR. Da gehört er allenfalls
» hin.
»
» Das Netzwerk R55-R57 würde ich auch etwas niederohmiger machen. Risiko der
» Einkopplung von benachbart steilen Flanken via parasitäre Kapazität. Der
» Pullup-R79 muss auch nicht gerade 56k haben, oder?
»
» In Basel gibt es alle zwei Jahre eine Elektronikmesse. Heute wird nur noch
» Sytem-Gaga betrieben, früher war Schaltungstechnik an der Tagesordnung. Da
» kam jedesmal ein Lehrer aus Deutschland und hielt Vorträge. Das Haupthema
» war stets, eine Schaltung so niederohmig wie möglich realisieren, weil dies
» enorm viel dazu beiträgt, dass die Entropie nicht unnötig seinen Lauf nach
» oben nimmt. Das ist etwas, das ich stets befolgt habe.
»
» » Am zweiten Eingang des logischen ODERs kommen die Takte, Recktecksignale
» » vom 4013er Frequenzteiler
» » und sollen mit dem logischen ODER zusammengefasst werden.
» » Dieses "verlängerte", oder "verkürzte" verODERte-Signal geht dann durch
» den
» » Spannungsteiler nun zum Eingang Pin 3.
»
» » Meine Überlegungen:
» » "Verlängert" - zwei überlappende Eingänge, ob eines kurz das andere
» lang,
» » ergeben
» » verknüpft das entsprechende ODER wahr-Signal am Ausgang (ist ein
» einziger
» » längerer High-Pegel am Ausgang).
» »
» » "Verkürzt" (nicht im Sinne von verkürzen, kleiner werden, sehen) - sehe
» ich
» » mit dem ODER verknüpft problematischer,
» » weil am ODER Ausgang ZWEI Signale entstehen können.
» » zB 1 kommt (zB vom 4013er F-Teiler), 2 kommt (zB von extern) - und
» während
» » dieses 2 kommt, kann 1 schon wieder weg sein.
» » So habe ich dann (meine Gedankenfolgen) zwei Ausgangs high-Pegel,
» welches
» » den PLL zweimal treffen würde; d.h. zweimal triggern würde.
» » Das kann sein, aufgrund der Laufzeiten durch das zweite Modul, das ja
» » naturgemäß viel später zum Synchron-Eingang reinkommt.
» » Und genau dieser Zustand kann das PLL "außer Tritt" bringen, also
» zweimal
» » zum Nachregeln zwingen; .... so meine Überlegung.
»
» Das ist der Punkt wo ich nicht gut genug folgen kann. Und das ist auch der
» Punkt, wo man mit Mail- oder Forum-Unterstützung an Grenzen stösst. Ich
» habe oft Probleme dieser Komplexität mit andern Leuten von andern
» Instituten an der ETH diskutiert und das geht schlicht und einfach nur in
» Reallife mit Papier, Bleistift und Radiergummi.
»
» » Das außer Tritt bringen würde meines Erachtens die VCO_Ausgangsfrequenz
» » rapide erhöhen.
» » Genau DAS darf nie passieren, so wäre aber meine Befürchtung.
» » Aber ich möchte und muss auch von extern synchronisieren.
» » Letzten Endes darf die Frequenz am Ausgang des 4-Phasen Taktes nie ca 2
» bis
» » 2,5 kHz überschreiten
» » ( vorgesehen ist zw. ca 200Hz und 2kHz, paar % +- sind nicht kein
» » Problem).
»
» Das wird nur das echte Experimentieren Sicherheit bringen. Selbst dann wenn
» etwas richtig funktioniert, nicht vergessen zu stören und schauen was
» passiert.
»
» » ->> Deshalb eben diese detaillierte Anfrage für hier im gelben Kasten,
» ob
» » ein einfaches ODER reichen würde,
» » oder ich diese Zusammenführung anders gestalten müsste.
» » Bzw. ob ich einen einfachen Umschalter ( hier habe ich die Steckbrücke
» zum
» » Dazuschalten mal vorgesehen) zwischen extern und intern machen sollte,
» » also wechselweise triggern soll.
»
» Sorry, kann ich leider mit Remote-Help nicht beantworten.
»
» So, ich hoffe, dass ich mit diesem Posting noch ein Bisschen etwas
» beitragen konnte.
»
» Jetzt geht es zum Nachtessen mit Bier, - kein ELKO-Bier. 
---
Hallo Thomas,
Ich habe heute die Schaltung nochmals durchgegraben und auch deine Minikurse gelesen.
Ich habe einen gravierenden Patschen entdeckt, nämlich mit Pin 14 - Signal Eingang.
Ich bin gerade dabei alles nochmals zu überdenken.
Also, grundsätzlich geht es mir um einen Synthesizer, der zwischen 800 Hz bis 8,8kHz takten soll.
Am Ausgang NACH dem Phasengenerator sollen Frequenzen zwischen 200Hz und 2kHz ... 2,5kHz in etwa sein.
Also, im Prinzip eine Teilung durch 4. Aber nie über 3kHz.
Der Taktgenerator mit dem LMC555er soll als Referenztakt sein.
UND mit diesem will ich die Frequenz für den Ausgang rauf und runter stellen.
So, nun die Triggerung, bzw. Regelung:
ich will, dass die Frequenz nie über 3kHz gerät am Ausgang.
So erdachte ich mir diese Schaltung auch mit einem Triggern rückkoppelnd von Extern, sodass ein gesamter geregelter Kreis entsteht.
Ist allerdings von extern kein Triggern vorhanden, dann soll hierin die Frequenz nie über 3kHz geraten, auch nicht im Freilauf.
- So das war Aufgabe.
Ich habe deine Beschreibungen schon gelesen und beachtet, allerdings, einiges während dem Schaltplanerstellen anders gemacht,
nämlich ursprüngliche Ideen mit neueren Ideen vermangelt.
Einmal wollte ich rein ein VCO, dann überlegte ich es rein mit Frequenz,, etc. tja, und so bin ich etwas hinundher geraten.
zB auch, was ich jetzt im Nachlesen sah - du hast den Spannungsteiler am Pin 14 und nicht am Pin 3, so wie es gezeichnet hatte.
Obwohl ich auf Pin 14 wollte!!!!! -- ich war einfach blind, und habe den Wald voller Bäume nicht gesehen.
Als ich das heute entdeckte, habe ich nun die Schaltung oben verworfen und baue sie jetzt um.
Tja, was die anderen ELKOianer betrifft,,,,, nun ja....
Wenn du möchtest, falls es keine Umstände macht, kannst du mich gerne auch per Privatmail kontaktieren.
Selbstverständlich auch für die anderen ELKOianer kann man die Schaltung öffentlich machen, es gibt keine Geheimnisse.
Die Schaltung ist frei nachbaubar, alles ist mit Standardbauteilen erstellt.
Ich bin halt schon etwas müde geworden, mit viel Hintergrundnachdenken über so manches hier erlebte.
Was das NOR und Schmitt-Inverter betrifft, bitte nicht daran aufhängen, es war vorher ein 4069. Aber ok, nehme ich wieder 4069.
Aber in anderen Schaltungsteilen brauche ich 40106.
So wollte ich einfach IC-Käfer sparen und entschied mich auf 40106.
Meine Trigger-Zusammenführung war als ODER gedacht.
Grüße
Gerald
---
--
...und täglich grüßt der PC:
"Drück' ENTER! 
Feigling!"
Gesamter Thread:
, 23.08.2017, 12:43, 23.08.2017, 18:28, 23.08.2017, 20:55, 24.08.2017, 09:21, 24.08.2017, 13:20, 25.08.2017, 16:54, 25.08.2017, 20:06, 25.08.2017, 20:33