Forum

CMOS Gate Ausgang _ FANOUT (Elektronik)

verfasst von schaerer  , Kanton Zürich (Schweiz), 19.09.2013, 17:34 Uhr

» --
» »
» » Wenn die Ausgänge dieser beiden OR-Gatter immer an Pin2 und 8 des
» » UND-Gatters liegen, braucht es keine Pulldown-Widerstände. Im Falle von
» » (gewollten) Unterbrüchen im Betriebszustand schon, damit die
» Pegeleingänge
» » definiert sind.
»
»
» ---
» Dann machen diese R aber eine (unnötige) zusätzliche Last am OR Ausgang.
» Zudem sollte dann aber auch nicht unter so 56k,,47k genommen werden,
» weil u.U. die Source nicht treiben kann. - wenige hdt µA bis mA - FANOUT.
» Oft mache ich bei Pi-Daumen 100k bei CMOS Gates, gerade dass die Linie
» nicht schwimmt.
» Ist mal meine Berücksichtigung, wenn ich Gates zusammenschalte.

Du hast natürlich völlig Recht. Ich habe das übersehen.

--
Gruss
Thomas

Buch von Patrick Schnabel und mir zum Timer-IC NE555 und LMC555:
https://tinyurl.com/zjshz4h9
Mein Buch zum Operations- u. Instrumentationsverstärker:
https://tinyurl.com/fumtu5z9

Gesamter Thread:

Beschaltung, Transistor als Schalter - Ludi, 18.09.2013, 21:22

Beschaltung, Transistor als Schalter - olit, 19.09.2013, 01:03

Beschaltung, Transistor als Schalter - Ludi, 19.09.2013, 07:18

Beschaltung, Transistor als Schalter - schaerer, 19.09.2013, 11:33

CMOS Gate Ausgang _ FANOUT - geralds, 19.09.2013, 15:02

CMOS Gate Ausgang _ FANOUT - schaerer, 19.09.2013, 17:34