Forum

Suche: RS Fliflop CMOS Logik (Elektronik)

verfasst von hws , 59425 Unna, 25.09.2011, 12:12 Uhr

» » » Das Rücksetzen ist nicht vorrangig! Das bedeutet wenn R und S auf H
» » Pegel
» » » sind, hat der Ausgang auch H Pegel.

Das ist auch der "verbotene Zustand" und lt. üblichen Datenblättern nicht erlaubt.

» ich habe ein Lösung für das Problem gefunden, habe ein paar weitere Gatter
» vor dem SET Eingang geschaltelt, die bei S-R H Pegel auf L switchen, das
» Problem ist gelöst.

Hoffentlich. Und was passiert, wenn das Set-Signal wieder gelöscht wird, aber das RESET Signal einige µs länger bestehen bleibt?

Ich vermute. nicht durchdachtes Konzept.

hws

Gesamter Thread:

Suche: RS Fliflop CMOS Logik - Esel, 24.09.2011, 12:14

Suche: RS Fliflop CMOS Logik - Peng, 24.09.2011, 14:14

Suche: RS Fliflop CMOS Logik - Esel, 24.09.2011, 14:46

Suche: RS-Flipflop, CMOS-Logik und Entstörungtipps... - schaerer, 25.09.2011, 11:49

Suche: RS Fliflop CMOS Logik - hws, 25.09.2011, 12:12

Suche: RS Fliflop CMOS Logik - Peng, 25.09.2011, 12:24

Suche: RS Fliflop CMOS Logik - schaerer, 25.09.2011, 12:31

Suche: RS Fliflop CMOS Logik - hws, 25.09.2011, 12:39

Suche: RS Fliflop CMOS Logik - Esel, 25.09.2011, 13:40

Suche: RS Fliflop CMOS Logik - hws, 25.09.2011, 13:50

Suche: RS Fliflop CMOS Logik - schaerer, 25.09.2011, 13:56

Suche: RS Fliflop CMOS Logik - Esel, 25.09.2011, 14:22

Suche: RS Fliflop CMOS Logik - hws, 25.09.2011, 14:31

Stecker-Männchen und Stecker-Weibchen - schaerer, 25.09.2011, 15:30

RS Fliflop CMOS Logik - zB mit 4093 - geralds, 25.09.2011, 12:28