» » » Hi NG,
» »
» » » für eine Drehzahlmesseranpassung benötige ich eine Schaltung die aus
» » » einem 5V Rechtecksignal (Nockenwellengeber) vier Rechtecksignale
» macht.
» »
» » Da fehlt einiges. Vier Rechtecksignale aus einem Rechteck, ist
» eigentlich
» » nichts anders, als die Verteilung eines Rechtecksignales auf vier
» » Anschluesse (Ausgaenge). Aber das willst Du wohl kaum, oder? 
» »
» » » Das Tastverhältnis sollte bei ca. 50 Prozent liegen.
» »
» » Das geht am besten mit einem D- oder JK-Flipflop als
» 1:2-Frequenzteiler.
» » Du hast so einfach die halbe Frequenz von der von der Nockenwelle.
» »
» » Dieses Nockenwellensignal, wird das elektromechanisch mit Kontakten
» oder
» » magnetisch erzeugt mit einem H-Feld-Sensor?
» »
» » Diese Frage stellt sich, wegen der Entprellung und auch wegen der
» » Flankensteilheit. Auch bei H-Feldsensor wird es wohl Sinn machen, das
» » Signal erstmal durch einen Schmitt-Trigger-Gatter zu jagen.
» »
» » Und dann im Betreff liest man 'Multiplikator'. Soll die Frequenz von
» der
» » Nockenwelle auch noch frequenzmultipliziert (PLL laesst gruessen...)
» » werden?
»
» Also das Signal des Nockenwellengebers ist ein sauberes Rechtecksignal.
Was genau heisst das? Du meinst vielleicht, es hat keine Ueberschwinger und keine wuest aussehende Flanke. Das alleine genuegt aber nicht, wenn damit flankengesteuerte sequentielle Schaltungskreise (FlipFlop, Zaehler, Frequenzteiler, Schieberegister, ...) angesteuert werden. Da wird eine minimale Flankensteilheit gefordert.
Ich zeige Dir das an einem Beispiel mit dem Dual-JK-FlipFlop 74HC113. In der Tabelle 'AC-Electrical-Characteristics' liest man unter 'Maximum Input Rise- and Fall-Time', dass diese Zeit typisch nicht grösser sein darf als 500 ns bei einer Betriebsspannung von 4.5 VDC. Also besser weniger, auch bei 5 VDC.
Wenn man diesbezueglich unsicher ist, ist es ratsam zwischen Sensor und Takteingang ein Schmitt-Tigger-Inverter oder -Gatter, z.B. 74HC132, zwischen zu schalten. Dann hat man die Gewähr auf genügend steile Flanke.
» Die Frequenz muß vervierfacht werden.
Ah, jetzt ist's klar, wie es gemeint ist. Nur Frequenzmultiplikation ist nicht ganz so einfach. Du musst Dich mit PLL konkret auseinandersetzen. Es gibt von mir ein Minikurs zu diesem Thema, aber er beginnt nicht bei "Adam und Eva". Je nach Deinem Vorwissen musst Du noch andere Literatur konsultieren:
"50-Hz-Notchfilterbank in SC-Filter-Technik: PLL-Taktgenerator (Teil 2)"
http://www.elektronik-kompendium.de/public/schaerer/scnf2.htm
Das was Du hier liest und verstehst, musst Du Deinen eigenen Beduerfnissen anpassen. Ohne selber auch zu exprimentieren geht es nicht. Denk bitte daran.
Was in diesem Minikurs nicht behandelt ist beim Frequenzmultiplier, wie man mit der Dimensionierung/Gestaltung mit dem Loop-Tiefpassfilter umgehen muss. Da wirst Du eigene Erfahrungen sammeln muessen. Hier geht es um das Kapitel "Der netzfrequenzsynchrone Frequenzmultiplier" mit Bild 15. Soviel zum Voraus, das Loop-Tiefpassfilter und damit der PLL muss bei der niedrigsten Taktfrequenz sauber arbeiten. Waehlt man aber eine zu niedrige Grenzfrequenz des Loop-Tiefpassfilters, wird die Regelung zu traege. Es ist eine Optimierungssache.
Dann noch zur IC-Wahl. TTL ist Schnee von vorgestern. Praktisch alle TTLs gibt's auch in HCMOS und die laufen auch bei 5 VDC. Der eine Vorteil bei HCMOS ist der extrem hohe Eingangswiderstand der andere der geringe Stromverbrauch.
So, ich hoffe, dass bei (PLL-)Fragen auch noch andere Dir helfen. Ich muss das aus zeitlichen Gruenden sagen. |
Thread-Ansicht
Reihenfolge
