Hi Micha,
Hier wäre eine übliche Tastenschaltung:

Das RC macht das Zeitglied.
Die Diode schützt den Eingang und garantiert
ein LOW-aktiv.
Der R am Eingang ist einfach ein pull-up, der den
Eingang definiert hält.
(bedingt durch die Sperrdiode würde sonst der Eingang schwimmen)
Das Gate ist ein Schmitt-Inverter mit etwas
Treiberleistung im Gegensatz zu anderen CMOS Gates.
Es gäbe auch noch 4049 bzw. 4050 - Treiber allerdings haben die keinen Schmitt.
Mit dieser Schaltung kannst eine so gut wie entprellte Tastung machen.
Es gäbe alternativ noch eine Tastenentprellung mit dem
4fach 2_IN NAND-Schmitt 4093, die als RS-FF geschaltet werden.
Allerdings, die obigen Treiber 40106 erlauben bis zu 6 Tasten, mit dem 4093 nur zwei bis eine Taste, je nach Verdrahtung.
Hier mal als Beispiel:

Nach dem OK - der auch wie eine Taste arbeitet, LOW-aktiv,
ist diese RS - Tastenentprellung.
2 NAND wären von Nöten, allerdings müstest "SET" "R_SET" mit einem Umschalter machen.
Den habe ich mit dem 3. NAND (2D) gelöst.
So bekommt das RS einen Vorrang für "R_SET" beim Strom Aufdrehen.
Dazu ist aber dann auch noch das 4. NAND (2B) notwendig, um eine "Seiten"- also Flanken -richtige Tastung zu bekommen.
--=> LOW-aktiv_IN ==> LOW_aktiv_OUT.
Du kannst auch vor dem 2B abgreifen (Pins 5-6),
dann hast einen invertierten Ausgang,
bzw. mit auch 2B, beide Möglichkeiten.
Danach ist halt noch ein Timer, den du halt nicht machen musst.
Der war mal in einer Schaltung anderer Anwendung drinnen.
Habe ich hier gelassen, um zu zeigen, wie man einen Schalter zu einen Taster umfunktioniert.
Die gezeigten Dioden sind notwendig. - hier beim Strom abdrehen wegen dem Elko, der noch kurzzeitig Ladung hat.
Diese Ladung geht dann verkehrt als "Versorgung" ins IC rein, was diesen zerstören kann.
Die Diode entlädt den Elko praktisch sehr schnell über VDD.
-->
Deine Frage nun über die Widerstände am Eingang:
Die Widerstände an den Eingängen sollten bei CMOS größer 47k... bis so 100k sein.
Ein CMOS schaltet ja auf VDD/2, so in der Mitte der Versorgung seine Pegelwechsel.
//PS: in der Mitte sind beide FETs teilweise offen, was einen IC-Gate_höchsten Schalt-Strom hervorruft.
ist da das Gate zu langsam, dann kocht es auf.//
Hast nun einen zu niedrigen R, dann muss dieser "Prügel" durch den schwachen Treiber gehoben werden.
Die meisten CMOS treiben mit so 100e µA, 1,,2mA je nach Versorgungsspannungshöhe.
Ist der R zu hoch, kommt es einen offenen Pin gleich, und er schwimmt.
Ein Pull-down ist 'schlechter' als ein pull_up. Daher trachte ich nach LOW_aktive Tasten_Eingänge.
Ein Pull_down hebt am Eingang den Pegel um den R_Wert, welcher den Eingang leicht offen hält.
Ich füge eher, lieber, einen INVERTER in die Eingangs_Linie ein, damit ich so gut wie immer die GND_Taste verwenden kann.
Ein zufälliges Aufschaukeln beim Strom aufdrehen kann eine Logik-Information provozieren.
zB ein pull-down erzeugt ein Threshold von 1V_GND am "offenen" Eingang.
Schaltest nun die Versorgung einige Male prellend ein-aus-ein, zb. weil du dich spielst,
könnte der Eingang mal zufällig (kapazitiver Charakter am Eingang, Ladung speichernd) einen Pegelwechsel machen //über VDD/2 überspringen,
der am Gate-OUT auch einen Pegelwechsel erzeugt.
Dieser Spike ist zwar recht kurz, naja, einige µs könnten sich schon ausgehen.
Der Spike wäre dann eine Bit-Info für die Logik.
Die Zeitverzögerung, Latenzzeit, Laufzeit ist bei händischer Tastung eh egal,,, paar zig µs.
Aber dafür einen Schmitt am Ausgang.
Grüße
Gerald
--- -- ...und täglich grüßt der PC:
"Drück' ENTER! Feigling!" |