Hallo,
ich möchte herauszufinden wie die Taktung und Bandbreite zusammen hängen.
Ich habe das schon in einen PC Forum besprochen, aber die Leute dort verstehen anscheinend zu wenig von der Materie.
Die folgenden Berechnungen basieren auf dieser Hardware:
CPU: AMD Phenom II X4 955 (200MHz * 16 = 3200MHz * 4 Kerne)
RAM: Mushkin DDR3-1600MHz CL8-8-8-24 (PC3-12800MB/s)
MainBoard: ASUS M4A79XTD EVO
Ich möchte einfach nur wissen, in wie weit ich mit meinen Berechnungen richtig liege und was falsch ist.
Hier ist eine Zusammenfassung aus dem Forum:
RAM-Bus
Cannel 1: 200MHz * 2DDR = 400MHz
Cannel 2: 200MHz * 2DDR = 400MHz
Cannel 3: 200MHz * 2DDR = 400MHz
Cannel 4: 200MHz * 2DDR = 400MHz
SingelCannel: 200MHz * 2DDR * 1Cannel = 0400MHz (Effektive)
DualChannel: 200MHz * 2DDR * 2Cannel = 0800MHz (Effektive)
TripleChannel: 200MHz * 2DDR * 3Cannel = 1600MHz (Effektive)
QuadCannell: 200MHz * 2DDR * 4Cannel = 3200MHz (Effektive)
DRAM
RAM 1: 400MHz * 2 = 800MHz
RAM 2: 400MHz * 2 = 800MHz
RAM 3: 400MHz * 2 = 800MHz
RAM 4: 400MHz * 2 = 800MHz
RAM 1: 0400 * 2Channel = 0800MHz (Effektive)
RAM 2: 0800 * 2Channel = 1600MHz (Effektive)
RAM 3: 1200 * 2Channel = 2400MHz (Effektive)
RAM 4: 1600 * 2Channel = 3200MHz (Effektive)
Bandbreite
SingelCannel: DDR3-0800MHz * 8Byte = 06400MB/s
DualCannel: DDR3-1600MHz * 8Byte = 12800MB/s
TripleChannel: DDR3-2400MHz * 8Byte = 19200MB/s
QuadCannel: DDR3-3200MHz * 8Byte = 25600MB/s
CPU Bandbreite
FSB
FSB: 200MHZ * 4Core = 800MHz (Effektive)
FSB: 200MHz * 16Mulit = 3200MHz
CPU
CPU: 3200MHz * 4Core = 12800MHz (Effektive)
CPU: 12800MHz * 8Bit = 102400MBits/s
BW: 102400MBits/s / 8 = 12800MByte/s
Vereinfachte Formel:
800FSB * 16Multi = 12800MB/s
DualCannel
den DualCannel-Bus muss man sich wie ein Förderband vorstellen und den DDR-RAM wie ein Huhn das Eier legt
ich fasse das mal in Worte:
Die punkte ( . ) stellen die Frequenz dar und die Raute ( # ) den Zeitpunkt zu dem der Speicher für eine Aktion bereit ist (Lesen oder Schreiben).
ein Speicher ist ein Kondensator und benötigt eine bestimmte zeit für das laden oder entladen z.B. 10ns.
1-Sek / 400MHz = 1-Sek / 400.000.000-Herz = 0,0000000025-Sek. (2,5 Nano Sekunden)
damit haben wir die zeit abstände zwischen zwei Takten des DDR-Buses = 2,5 Nano Sekunden
Wikipedia Formel
400MHz (Speichertakt) *2 (zwei Bit Daten pro Takt) * 64Bit (Bandbreite der Speicheranbindung / 8 (in Byte umrechnen) = 6400MB/s
das sagt uns aber nur was die maximale Bandbreite des DDR-Buses, bei 400MHz ist, wie viele Daten tatsächlich übertragen werden hängt vom Huhn ab (RAM).
der RAM kann wegen seiner Latenz nur z.B. in jedem 8. Takt (Herz) einmal 8-Byte auf das Förderband absetzen, somit ist die tatsächliche Bandbreite:
6400 / CL8 = 800 * 8-Byte * 2-DualCannel = 12800MB/s
6400 / CL11 = 582 * 8-Byte * 2-DualCannel = 9303MB/s
Je niedriger die Latenz desto mehr Daten können übertragen werden.
RAM: 1333MHz / CL-10 = 133FSB * 16Multi = 2133MHz - (PC3-8531MB/s)
RAM: 1600MHz / CL-4 = 400FSB * 16Multi = 6400MHz - (PC3-25600MB/s)
RAM: 1600MHz / CL-5 = 320FSB * 16Multi = 5120MHz - (PC3-20480MB/s)
RAM: 1600MHz / CL-6 = 266FSB * 16Multi = 4266MHz - (PC3-17064MB/s)
RAM: 1600MHz / CL-7 = 228FSB * 16Multi = 3657MHz - (PC3-14628MB/s)
RAM: 1600MHz / CL-8 = 200FSB * 16Multi = 3200MHz - (PC3-12800MB/s)
RAM: 1600MHz / CL-9 = 177FSB * 16Multi = 2844MHz - (PC3-11376MB/s)
RAM: 1600MHz / CL-10 = 200FSB * 16Multi = 2560MHz - (PC3-10240MB/s)
RAM: 1800MHz / CL-4 = 450FSB * 16Multi = 7200MHz - (PC3-28800MB/s)
RAM: 1800MHz / CL-5 = 360FSB * 16Multi = 5760MHz - (PC3-23040MB/s)
RAM: 1800MHz / CL-6 = 300FSB * 16Multi = 4800MHz - (PC3-19200MB/s)
RAM: 1800MHz / CL-7 = 257FSB * 16Multi = 4114MHz - (PC3-16456MB/s)
RAM: 1800MHz / CL-8 = 225FSB * 16Multi = 3600MHz - (PC3-14400MB/s)
RAM: 1800MHz / CL-9 = 200FSB * 16Multi = 3200MHz - (PC3-12800MB/s)
RAM: 1800MHz / CL-10 = 180FSB * 16Multi = 2880MHz - (PC3-11520MB/s)
RAM: 2000MHz / CL-4 = 500FSB * 16Multi = 8000MHz - (PC3-32000MB/s)
RAM: 2000MHz / CL-5 = 400FSB * 16Multi = 6400MHz - (PC3-
Danke für eure Hilfe! |
Thread-Ansicht
Reihenfolge
