Heiko_h

20.11.2011, 15:19 |
Spannungsbegrenzung Gate Source FET-PNP (Elektronik) |
Habe eine Frage bezüglich dieser FET Schaltung. Ich möchte am OUT dieser Schaltung eine Spannung zwischen 0V und 45V
schalten. Der PNP Fet verträgt laut Datenblatt maximal 20V zwischen Gate und Source. Jetzt ist das Problem wenn ich die Ub höher 20V einstelle geht mir der PNP Fet kaputt, da gleichzeitig mit der Ub erhöhung die gleiche Spannung über dem 10k Widerstand zwischen Gate und Souce abfällt. Gibt es eine Möglichkeit diese Spannung auf 20V zu begrenzen?
 |
olit

Berlin, 20.11.2011, 15:30
@ Heiko_h
|
Spannungsbegrenzung Gate Source FET-PNP |
» Habe eine Frage bezüglich dieser FET Schaltung. Ich möchte am OUT dieser
» Schaltung eine Spannung zwischen 0V und 45V
» schalten. Der PNP Fet verträgt laut Datenblatt maximal 20V zwischen Gate
» und Source. Jetzt ist das Problem wenn ich die Ub höher 20V einstelle geht
» mir der PNP Fet kaputt, da gleichzeitig mit der Ub erhöhung die gleiche
» Spannung über dem 10k Widerstand zwischen Gate und Souce abfällt. Gibt es
» eine Möglichkeit diese Spannung auf 20V zu begrenzen?
»
 |
Peng
20.11.2011, 15:35
@ olit
|
Spannungsbegrenzung Gate Source FET-PNP |
» » Habe eine Frage bezüglich dieser FET Schaltung. Ich möchte am OUT dieser
» » Schaltung eine Spannung zwischen 0V und 45V
» » schalten. Der PNP Fet verträgt laut Datenblatt maximal 20V zwischen
» Gate
» » und Source. Jetzt ist das Problem wenn ich die Ub höher 20V einstelle
» geht
» » mir der PNP Fet kaputt, da gleichzeitig mit der Ub erhöhung die gleiche
» » Spannung über dem 10k Widerstand zwischen Gate und Souce abfällt. Gibt
» es
» » eine Möglichkeit diese Spannung auf 20V zu begrenzen?
» »
»
»
@ Olit: Nicht sehr informativ deine Antwort
Ich würde sagen man kann die Spannung mittels einer Z-Diode begrenzen.
Bringt aber in diesem Fall nichts.
Verwende einfach einen passenden MOSFET.
»  |
olit

Berlin, 20.11.2011, 15:45 (editiert von olit am 20.11.2011 um 15:49)
@ Peng
|
Spannungsbegrenzung Gate Source FET-PNP |
»
» @ Olit: Nicht sehr informativ deine Antwort
Was gefällt dir an einem Spannungsteiler nicht?  |
Peng
20.11.2011, 15:51
@ olit
|
Spannungsbegrenzung Gate Source FET-PNP |
» »
» » @ Olit: Nicht sehr informativ deine Antwort
»
» Was gefällt dir an einem Spannungsteiler nicht? 
Hab deinen Widerstand erst eben gesehen
Dachte ohne Text keine Info.
Sorry |
x y
20.11.2011, 16:00
@ olit
|
Spannungsbegrenzung Gate Source FET-PNP |
» » Schaltung eine Spannung zwischen 0V und 45V
» » schalten.
» 
Das wird so nichts mit 0..45V. |
olit

Berlin, 20.11.2011, 16:33 (editiert von olit am 20.11.2011 um 16:34)
@ x y
|
Spannungsbegrenzung Gate Source FET-PNP |
»
» Das wird so nichts mit 0..45V.
Da zeigt sich eben, dass ich mit solchen Feldeffekttransistoren wenig Erfahrung habe.
Vielleicht ist der Gatespannungsteiler zu Hochohmig, um die Gatekapazität umzuladen. |
Elko_Scotty

20.11.2011, 17:27
@ Heiko_h
|
Spannungsbegrenzung Gate Source FET-PNP |
Und warum nicht 1 passenden?
Gruß -- Nur wer nichts macht, macht keine Fehler
wer keine Fehler macht, wird befördert. |
Torsten

20.11.2011, 18:41 (editiert von Torsten am 20.11.2011 um 20:56)
@ Heiko_h
|
Spannungsbegrenzung Gate Source FET-PNP |
» Habe eine Frage bezüglich dieser FET Schaltung. Ich möchte am OUT dieser
» Schaltung eine Spannung zwischen 0V und 45V
» schalten.
Ab 0 V kannst Du nicht schalten, da Dein FET mind. 5 V braucht, um durchzuschalten. Falls Du das wirklich benötigst, kommst Du um eine separate Steuerspannung nicht herum.
Ggf. brauchst Du eine Brown-Out-Detection, um einen Betrieb im linearen Bereich auszuschließen. Das hängt aber auch von der erwarteten Last ab.
Wenn es Dir reicht, ab ungefähr 8-10 V schalten zu können, gibt es viele Möglichkeiten, das einfach aufzubauen. Eine habe ich Dir mal angehängt.
Zu der benötigten Schaltgeschwindigkeit und der Schalthäufigkeit hast Du auch noch nichts gesagt.
Je nachdem wie schnell der Schaltvorgang erfolgen soll, gibt es noch viele andere Möglichkeiten, z.B. per Zenerdiode.
» Und warum nicht 1 passenden?
Ich kenne nicht so viele FETs, die 45 V U_GS vertragen.
Gruß
Torsten

Edit: Bild angepasst. Bei Q3 waren Kollektor und Emitter vertauscht. |
geralds

Wien, AT, 20.11.2011, 19:39 (editiert von geralds am 20.11.2011 um 19:39)
@ Heiko_h
|
Schaltungsvorschlag |
Hi,
Mache es so:

BSS119 Datenblatt:
www.datasheetcatalog.org/datasheet/infineon/1-BSS119_010220.pdf
Grüße
Gerald
--- -- ...und täglich grüßt der PC:
"Drück' ENTER! Feigling!" |
Elko_Scotty

20.11.2011, 20:31
@ Torsten
|
Spannungsbegrenzung Gate Source FET-PNP |
»
» » Und warum nicht 1 passenden?
»
» Ich kenne nicht so viele FETs, die 45 V U_GS vertragen.
»
» Gruß
» Torsten
»
Meinte ja auch nicht einer mit 45 V U-GS -- Nur wer nichts macht, macht keine Fehler
wer keine Fehler macht, wird befördert. |
x y
20.11.2011, 20:34
@ Torsten
|
Spannungsbegrenzung Gate Source FET-PNP |
» 
Q3 ist falch eingebaut, und was das Gate abbekommt hängt ganz vom Steuersignal und der zu schaltenden Spannung ab. |
Elko_Scotty

20.11.2011, 20:43 (editiert von Elko_Scotty am 20.11.2011 um 20:45)
@ Torsten
|
Spannungsbegrenzung Gate Source FET-PNP |
Q3 ist falsch eingebaut. XY war schneller.
Und VCC sollte eine extra S-Versorgung sein da der FET bis 45 V haben soll.
Gruß -- Nur wer nichts macht, macht keine Fehler
wer keine Fehler macht, wird befördert. |
Heiko_h

20.11.2011, 20:47
@ Heiko_h
|
Spannungsbegrenzung Gate Source FET-PNP |
» Habe eine Frage bezüglich dieser FET Schaltung. Ich möchte am OUT dieser
» Schaltung eine Spannung zwischen 0V und 45V
» schalten. Der PNP Fet verträgt laut Datenblatt maximal 20V zwischen Gate
» und Source. Jetzt ist das Problem wenn ich die Ub höher 20V einstelle geht
» mir der PNP Fet kaputt, da gleichzeitig mit der Ub erhöhung die gleiche
» Spannung über dem 10k Widerstand zwischen Gate und Souce abfällt. Gibt es
» eine Möglichkeit diese Spannung auf 20V zu begrenzen?
»
» 
Danke für eure Zahlreichen Antworten. Wie würde das ganze dann mit der Z-Diode aussehen? Habe mal nen Beispiel gezeichnet. Brauche ich dann für die Z-Diode nen Vorwiderstand?
 |
Torsten

20.11.2011, 20:53 (editiert von Torsten am 20.11.2011 um 20:53)
@ x y
|
Spannungsbegrenzung Gate Source FET-PNP |
» Q3 ist falch eingebaut
Stimmt, Kollektor und Emitter sind verdreht. Ich hätte es nicht nur in Spice malen sollen, sondern wohl auch einmal simulieren sollen.
» und was das Gate abbekommt hängt ganz vom
» Steuersignal und der zu schaltenden Spannung ab.
Deswegen habe ich zumindest die Parameter der Spannungsquelle eingetragen. Die Dimensionierung passt für 5 V Logikpegel.
» Und VCC sollte eine extra S-Versorgung sein da der FET bis 45 V haben soll.
Das funktioniert mit der einen Versorgungsspannung.
Gruß
Torsten |
Torsten

20.11.2011, 21:08 (editiert von Torsten am 20.11.2011 um 21:10)
@ x y
|
Spannungsbegrenzung Gate Source FET-PNP |
» und was das Gate abbekommt hängt ganz vom
» Steuersignal und der zu schaltenden Spannung ab.
Noch mal als Nachtrag, weil mich Dein Kommentar wundert, dass der Pegel am Gate von der zu schaltenden Spannung abhängt: Selbstverständlich tut er das und er soll es sogar.
Die Schaltung zieht (bei einer Ansteuerung mit 0/5 V Signalen) das Gate des PMOS entweder gegen VDD oder gegen VDD - 9 V.
Das ist eigentlich der Vorteil der Schaltung, dass der Pegel am Gate einen festen Abstand zu VDD hat.
Gruß
Torsten |