Forum

Hallo,

ich sehe mir gerade das Datenblatt zum A 4989 an (siehe Anhang). Bei den Application Information (S. 15) lese ich folgenden Hinweis:

"4. Consider the use of small (100 nF) ceramic decoupling
capacitors across the source and drain of the power FETs to limit fast transient voltage spikes caused by trace inductance."

Habe ich das richtig verstanden dass sich die Kapazität zwischen D und S der MOSFETs befinden soll? Ich habe soetwas noch nie bei einer H-Brücke gesehen und mir fehlt das Hintergrundwissen, das wirklich zu beurteilen. Stellt das C nicht eine Art Kurzschluss bei den hohen Schaltfrequenzen dar, wie sie hier auftreten?

Wäre nett, wenn jemand das mal kommentieren könnte.

Vielen Dank!
John

Sorry, Upload des DB hat nicht funktioniert, hier der Link:

http://www.allegromicro.com/Products/Motor-Driver-And-Interface-ICs/
Bipolar-Stepper-Motor-Drivers/~/media/Files/Datasheets/A4989-Datasheet.ashx

Hallo John

ja, im Datenblatt steht, dass man zwischen Drain und Source der externen Power-Mosfets keramische C's mit 100nF Kapazität schalten soll. Das sollte die Überspannung, welche durch die Zuleitungsinduktivität entsteht, über dem Fet bei schnellen Schaltvorgängen reduzieren.

Normalerweise macht man das eher durch die Dimensionierung der Gate-Widerstände. Weil das aber den Schutz vor dem gleichzeitigen Leiten aushebeln könnte, schlägt Allegro hier diese Methode vor, welche lediglich die Verlustleistung in den Power-Mosfet's erhöht und deshalb unkritischer in der Anwendung ist.

Mit vielen freundlichen Grüssen Thomas

Hallo Thomas!

Danke für die Info! Du schreibst:

» Normalerweise macht man das eher durch die Dimensionierung der
» Gate-Widerstände. Weil das aber den Schutz vor dem gleichzeitigen Leiten
» aushebeln könnte, schlägt Allegro hier diese Methode vor, welche lediglich
» die Verlustleistung in den Power-Mosfet's erhöht und deshalb unkritischer
» in der Anwendung ist.

Mit "Aushebeln des Schutzes vor gleichzeitigem Leiten" meinst Du, dass bei entsprechend großen Gatewiderständen die Schaltvorgänge zu langsam werden?

Gruß
John

Hallo John

»
» Mit "Aushebeln des Schutzes vor gleichzeitigem Leiten" meinst Du, dass bei
» entsprechend großen Gatewiderständen die Schaltvorgänge zu langsam werden?

Ja,genau und vor allem asymmetrisch bezüglich Ein/Ausschaltzeiten.

Mit vielen freundlichen Grüssen Thomas