Forum

LEGO-Interface ,S-Plan (ohne, mit :-) Gewehr PENG) (Elektronik)

verfasst von geralds , Wien, AT, 23.10.2014, 16:02 Uhr
(editiert von geralds am 23.10.2014 um 16:43)

» »
» » Einzig, was noch sein kann, ist dass +5V auf die Pins
» » 1, 2, 3, 4 vom Pfostenstecker gelegt ist.
» » Die 4 ersten Pins.
» » GND ist, richtig, auf den ungeraden. Die Daten auf den geraden Pins.
» »
»
»
» ja, das ist richtig PIN 1 & 3 sind +5V (bedingt durch die Innenbeschaltung
» des 9750) - dazu hatte ich das PCB
» vom 9750 gepostet, da sieht man es . 5,7,9,11,13,15,17,19 sind demnach
» GND.
» »
» » -- Diese Unart stammt nicht nur von Lego; machten viele so.
» »
» » Das mit dem File, nun, ich kann es nun nachzeichnen, es sollte nun alles
» » stimmen.
» » Kein Problem.
» » /ja, mailen,, warum gibt's immer solche Sätze, dass andere, unschuldige
» » immer leiden müssen?
» /
» » geht aber,,,-Name,privatmail,, ---
»
» Öhhh...? Wie jetzt ?
»

.. auf meinem Namen klicken...

» »
» » Wenn ich dann Zeit habe, klopfe ich die Käfer auch in ein Lattice PLD.
» » Dann kann der Print noch viel kleiner gemacht werden.
» »
» » Grüße
» » Gerald
» » ---
»
» Oki.

---
Hier ist mal meine Abpause:

kannst du sie bitte mal nachkontrollieren.
http://www.elektronik-kompendium.de/forum/upload/20141023161227.zip

Gezeichnet habe ich's mit Version 6.6.0pro, die Bauteile aus der Library von 7.1.0 /hier muss ich noch die Lizenz aktualisieren, daher noch die Freeware.
Grund, damit alles für zukünftig passt.

Den IBM-Printrahmen musste ich anpassen und auf's 0,0 Margin verschieben.
Der ist leider, bessere ich äh noch aus, aus der 6.6.0er Library.
Das Bläde bei Eagle, hast zwei Versionen, oder gar mehrere auf der Platte,
dann überschreibt immer das Eine das Andere.
Das habe ich Cadsoft immer wieder mitgeteilt, das das Schrott ist.
"alt/neu/alt/neu"!"

-->>> Die freien NOR_Pins sollte man schon auf GND legen, vor Allem, wenn diese auf CMOS ausgetauscht werden.
Was ja mit diesem auch möglich ist. Spart einigen Strom.
zB HC27, HC86, HC30; die Bustreiber muss man sich anschauen, ist wegen der Treiberleistung mit LS eher bleibend; zumindest (A)HCT.

Geroutet habe ich noch nicht, weil der Pfosten noch passend zu verschieben ist,
weil du bitte, wennst willst, nochmals alles im S-Plan kontrollieren würdest.

ABER:
ich orte noch einen "Fehler", /IOW - Das ist die Write-Line für die IO Bausteine, welche vom Prozessor kommt.
Dort ist sie ein Ausgang, hier in der Karte sollte sie ein Eingang sein.
Aber das 8-fach NAND routet sie als Ausgang zum Eingang /IOW.

DAS hier ist für mich plausibel:

Die gelbe Leitung auf Pin 1 sollte der Holländer nochmals
bitte nachprüfen, ob sie nicht doch auf Pin 13 geht.

Ok, - ich stelle schon auch in den Raum, dass diese Steuerleitungen, /IOW und /IOR als wired_OR auf dem Mainboard verdrahtet sein könnten.
Dann wäre es kein Problem, könnte dann passen.
Ich müsste das noch in meinen Büchern nachschauen, auch
mal die Mainboard-Schaltpläne durchgraben, die ich habe.

//... (ich hätte die paar Käfer ausgelötet und den leeren
Print beidseitig fotografiert. //

Grüße
Gerald
---