Forum

Einloggen | Registrieren | RSS  

hochstabiler Frequenzsynthesizer / PLL / Chip (Elektronik)

verfasst von schaerer(R)  E-Mail, Kanton Zürich (Schweiz), 31.07.2014, 20:54 Uhr

Hallo Carlo,

» Die bisherige Idee, einen 80er Quarz zu nehmen, intern auf z.B. 10MHz einen
» Phasenvergleich zu machen und ihn analog etwas hinzuziehen, hat zwar
» funktioniert, produziert aber noch zuviel Phasenrauschen. Das
» anschliessende "Glätten" durch eine konventionelle PLL klappte nicht, da
» diese entweder zuviel Phasenrausche weitergab oder bei entsprechender
» Trägheit teilweise ausfiel.

LOOP-FILTER-PROBLEM: Das kann darauf zurückgeführt werden, wenn wegen der Dämpfung der niederfrequenten Schwingneigung - man nennt es auch "Pumpen" - ein zusätzlicher Widerstand in Serie zum Kondensator geschaltet werden muss. Dazu folgende Schaltung:



Wenn C4 fehlt, arbeitet die PLL stabil in Bezug auf die Ausgangsfrequenz, jedoch mit einem gewissen Phasenjitter, der durch die restliche Rippelspannung an R4 verursacht wird. Ist C4 dabei, reduziert dieser den Rest-Rippel und somit den Jitter signifikant.

Mehr dazu liest Du in:

"PLL-Frequenzsynthesizer mit digitalem Potentiometer"
http://www.elektronik-kompendium.de/public/schaerer/pllsynth.htm

Gehe zum Kapitel "3.5 Das Loop-Tiefpassfilter".

Ich hoffe, dies hilft Dir in Bezug auf das Phasenjitterproblem ein Stück weiter. Um auf Dein Projekt näher einzugehen, fehlt mir momentan dazu die Zeit.

--
Gruss
Thomas

Buch von Patrick Schnabel und mir zum Timer-IC NE555 und LMC555:
https://tinyurl.com/zjshz4h9
Mein Buch zum Operations- u. Instrumentationsverstärker:
https://tinyurl.com/fumtu5z9



Gesamter Thread:

hochstabiler Frequenzsynthesizer / PLL / Chip - Carlo, 31.07.2014, 17:44 (Elektronik)
hochstabiler Frequenzsynthesizer / PLL / Chip - schaerer(R), 31.07.2014, 20:54
hochstabiler Frequenzsynthesizer / PLL / Chip - Michael Krämer, 01.08.2014, 10:19